• Keine Ergebnisse gefunden

Grundlagen der Digitaltechnik Groÿe Übung 8

N/A
N/A
Protected

Academic year: 2021

Aktie "Grundlagen der Digitaltechnik Groÿe Übung 8"

Copied!
6
0
0

Wird geladen.... (Jetzt Volltext ansehen)

Volltext

(1)

Grundlagen der Digitaltechnik Groÿe Übung 8

Prof. G. Kemnitz, Dr. C. Giesemann

Institut für Informatik, Technische Universität Clausthal

23. Februar 2021

(2)

Aufgabe 8.1: Zustandsgraph ⇒ Übergangstabelle

Zustandswechsel bei steigender Taktanke Initialisierung mit high- aktivem Initialisie- rungssignal

Z1 y<=’0’

y<=’1’

Z4 Z2 y<=’1’

x=’1’

x=’1’

x=’1’

y<=’0’

Z3 x=’0’

x=’0’

x=’0’

x=’1’

x=’0’

symbolische Zustandsbezeichnung Z1 Z2 Z3 Z4

Zustandsvektor 00 01 "10" 11

(3)

1

Ausfüllen der Übergangstabelle

Eingabe 0 1 0 1 0 1 0 1

Zustand 00 00 01 01 10 10 11 11

Ausgabe Folgezustand

2

Skizze der Gesamtschaltung (Eingabeabtastung, Zustandsregister, Übergangs- und Ausgabefunktion als Black-Box).

3

Wie viele Speicherzellen benötigt der Automat?

4

Beschreibung in VHDL (Entity- und Architecture-Teil).

(4)

Aufgabe 8.2: Verbale Beschreibung ⇒ Zustandsgraph

Entwerfen Sie den Zustandsgraphen für einen Automaten mit den zwei bitorientierten Eingabesignalen a und b , dem high-aktiven Initialisierungssignal I und den Zuständen Z0 bis Z5, der

zu Beginn und bei I = 1 in den Zustand Z0 übergeht,

sonst von jedem Zustand bei a = 1 in den Zustand Z5 übergeht,

sonst bei b = 1 die Zustandsfolge zyklisch durchläuft und

sonst in seinem Zustand verbleibt.

(5)

Aufgabe 8.3: Automatenentwurf

s0

s1

s2

s0

s1

s2

x x

s2s1s0

x/y

0/0 000

010

100

111

011 001

1/0 1/0

1/0 0/1 0/0

1/0 1/0

1/0 0/1

0/0 0/1

s+0 y

s+2 s+1

Kompletter Handentwurf einer funktionsgleichen Schaltung

(6)

KV-Diagramme ausfüllen (die Folgezustände und die Ausgabe der redundanten Zustände seien beliebig)

minimierte Ausdrücke bestimmen (legt die Werte der Don't-Care-Stellen fest)

redundante Zustände und deren abgehende Kanten in den Ablaufgraphen einzeichnen (hängt von den Wertzuordnungen an die Don't-Care-Stellen ab)

Schaltung zeichnen; zu verwendende Bausteine: Inverter, UND- und ODER-Gatter mit variabler Eingangsanzahl, 1-Bit-Register mit Rücksetzeingang

x R

Datenausgang

invertierter Datenausgang Dateneingang

R¨ ucksetzeingang

Takteingang

Referenzen

ÄHNLICHE DOKUMENTE

2 Entwickeln Sie aus der Wertetabelle das unreduzierte OBDD für die Abfragereihenfolge a-b-c. 3 Entwickeln Sie mit Hilfe der Vereinfachungsregeln Verschmelzung und Knotenelimination

c) Welche Signale werden auf den Logikanalysator ausgegeben. 1P d) Welche Signalverläufe zeigt der Logikanalysator für die aufgezeichneten Signale an, wenn vom PC der Byte-Wert

Institut für Informatik, Technische Universität

1 Die erste soll nach dem Master-Slave-Prinzip arbeiten und die Eingabedaten mit der fallenden Taktanke an ihren Ausgang übernehmen. 2 Die zweite soll eine gepulste

Auf welchen Nennwert muss der Widerstandswert R = 5 kΩ gerundet werden, damit er durch einen Festwiderstand der E12-Reihe realisiert werden kann?.. Aufgabe 1.3:

Giesemann · Institut für Informatik, Technische Universität Clausthal25... Giesemann · Institut für Informatik, Technische

Institut für Informatik, Technische Universität

Entwerfen Sie einen Messverstärker für den Sperrstom einer Photodiode mit einer Verstärkung von − 10 V/mA... Giesemann · Institut für Informatik, Technische Universität