(19)
(12)
(43) Veröffentlichungstag:
02.09.1998 Patentblatt 1998/36 (21) Anmeldenummer: 97103272.7 (22) Anmeldetag: 27.02.1997
European Patent Office
Office europeen des brevets (11) E P 0 8 6 2 0 6 3 A 1 EUROPÄISCHE PATENTANMELDUNG
igstag: (51) |nt. Cl.6: G01R 3 1 / 3 1 8 5
(84) Benannte Vertragsstaaten: (71) Anmelder:
AT BE CH DE DK ES Fl FR GB GR IE IT LI LU MC SIEMENS AKTIENGESELLSCHAFT
NL PT SE 80333 Munchen (DE)
Benannte Erstreckungsstaaten:
AL LT LV RO SI (72) Erfinder: Ulf, Pillkahn
81475 Munchen (DE)
(54) Schnittstellen-Steuerung einer Test-Schnittstelle (57) Der Erfindung liegt die Aufgabe zugrunde, eine
universelle Test-Schnittstelle zu ermöglichen, die den Aufwand bei der Entwicklung zur Funktionsprüfung minimiert. Dieses Aufgabe wird durch eine Schnittstel- len-Steuerung (SEL) gelöst, die eingangsseitig eine JTAG-Schnittstelle bildet und ausgangsseitig einerseits eine JTAG-Schnittstelle bildet und andererseits eine serielle Schnittstelle.
TXDRXDRTSCTS
TCLK
Module SFI UH "ART 1 MP RAM
jierial Interface |
■■liTAG |
1 1 — 1 U Q m TAP — 1 it — — i 1 — 1 Q Q
CO CD o CM CO CO
Figur
Beschreibung
Der normale Fertigungs- und Prüfablauf von Ver- mittlungssystemen und vermutlich auch anderer großer Systeme sieht nach einer Baugruppenprüfung (ICT + s evtl. BOST) und der Bestückung des Gestellrahmens einen Funktionstest (entweder unter Systembedingun- gen oder speziellen Testbedingungen) vor.
Durch die Vielzahl von Gestellrahmen und die Viel- zahl der Varianten der Bestückung einerseits und die 10 unterschiedliche Gestaltung der Schnittstellen des Prüf- lings andererseits gibt es bisher keine Möglichkeit, über nur eine einzige Schnittstelle auf die Prüflinge zuzugrei- fen. Vielmehr mußte bisher für jeden neuen Prüfling eine neue individuelle Lösung erarbeitet werden. Mit is der Entwicklung und Wartung verschiedener Prüfsy- steme ist jedoch ein enormer Aufwand verbunden, wobei dem eigentlichen Prüfprogramm wesentlich grö- ßere Aufmerksamkeit geschenkt werden müßte.
Die Anforderungen vom Testengineering werden 20 besonders auf die zusätzlichen Kosten hin untersucht, da nach der Fertigungsprüfung die prüfspezifisch vor- geleisteten Merkmale brachliegen. Für die verschiede- nen Systeme bzw. Subsysteme wurde jeweils eine individuelle Lösung entwickelt. Durch die oben 25 beschriebene Vielfalt ist die Adaptierung des Prüfgerä- tes jeweils eine neue Herausforderung.
Folgende Lösungen sind bis heute im Einsatz:
Der Erfindung liegt die Aufgabe zugrunde, mit Hilfe einer Schnittstellen-Steuerung eine universelle Test- Schnittstelle zu schaffen, die den Aufwand bei der Ent- wicklung zur Funktionsprüfung minimiert.
Diese Aufgabe wird durch eine Schnittstellen- Steuerung gemäß Anspruch 1 gelost.
Durch die erfindungsgemäße Schnittstellen-Steue- rung läßt sich ein Universalprüfgerät (Gerät+universelle Schnittstelle) realisieren, das allein durch verschiedene Softwarelösungen an die unterschiedlichen Prüflinge angepaßt werden kann.
Im folgenden wird ein Ausführungsbeispiel der Erfindung anhand der Zeichnung, die eine Figur umfaßt, naher erläutert.
Ähnlich der in der Baugruppenprüfung für Bound- ary-Scan verwendeten und standardisierten JTAG- Schnittstelle wird für die Funktionsprüfung eine ähnliche Schnittstelle (sogenannte erweiterte JTAG-Schnitt- stelle) verwendet.
Da sich die JTAG-Schnittstelle inzwischen durchge- setzt hat und davon auszugehen ist, daß zumindest auf den Gruppenprozessoren der Systeme/Subsysteme
eine solche implementiert ist, ist eine erweiterte Ver- wendung der Schnittstelle für die Funktionsprüfung somit sehr vorteilhaft.
Die JTAG-Schnittstelle ist eine serielle Schnittstelle, die aus 4 bzw. 5 Signalen besteht. Wie im Standard 1149.1 beschrieben, gibt es jeweils einen Datenein- gang und einen Datenausgang. Die anderen Signale dienen der Steuerung. Da die Baugruppenprüfung und die Funktionsprüfung nicht simultan ablaufen, können die Signale TDI und TDO für eine serielle Schnittstelle ähnlich der V.24-Schnittstelle benutzt werden. Eine Unterscheidung zwischen Baugruppenprüfung und Funktionsprüfung kann man z.B. über das Steuersignal TCLK erreichen.
Die Figur zeigt ein Beispiel einer erfindungs- gemäßen Schnittstellen-Steuerung SEL sowie deren Einbindung in eine Baugruppe.
Funktionsweise:
Die Datensignale am Controller TAP sind taktzu- standsgesteuert, das serielle Interface ist flankenge- steuert. Durch die unterschiedliche Synchronisation der Daten ist das Auskoppeln der Daten je nach Anwen- dungsfall möglich. Das Taktsignal ist der entscheidende Punkt. Liegt der Takt an, entsteht am Monof lop am Aus- gang High-Potential und alle Signale werden a la JTAG durchgeschaltet. Liegt kein Takt an, führt der Monoflop Ausgang Low-Potential. Die Treiber werden entspre- chend dem enable Signal geschaltet und die vier Signale werden als serielles Interface mit den Signalen TXD, RXD, CTS, RTS durchgeschaltet.
Die Schnittstellen-Steuerung SEL kann in einem Baustein realisiert werden. In diesen Baustein könnte noch der UART (Universal Asynchronous Recei- ver/Transmitter) als seriell/parallel Wandler und Schnitt- stelle zum Mikroprozessorsystem MP integriert werden.
Über die Schnittstellen-Steuerung SEL kann das Prüfprogramm geladen und dann auch gesteuert wer- den.
Es gibt mehrere Vorteile dieser Lösung:
Es sind keine zusätzlichen Pins notwendig.
Der zusätzliche Hardware-Aufwand zur Anbindung der Schnittstelle an das Prozessorsystem kann ähnlich dem TAP-Controller in einem ASIC imple- mentiert werden und steht damit in jeder neuen Anwendung in der Bibliothek zur Verfügung.
Der gleiche Mechanismus zum Auskoppeln der Signale ist auch beim Einspeisen anwendbar.
Die Schnittstellen-Steuerung ließe sich auch für andere Zwecke verwenden, für die z.B. die JTAG- Schnittstelle zu langsam ist.
Eine geplante V.24 könnte ebenfalls entfallen.
Die Besonderheit der SEL liegt in der Kombination der standardisierten JTAG-Schnittstelle und einer übli- chen seriellen Verbindung. Da sich die JTAG-Schnitt- Prüfung über Systemschnittstellen (MB(B), SN(B), 30
CCNC, CCG, SYP, LTGK, LTGM, SMSC(B,C)), Prüfung über V.24-Schnittstelle (ACC, DLUV (geplant), LTGN (geplant),
Prüfung über Mikroprozessorbus (LTGG, LTGC(B),
DLU). 35
Der Erfindung liegt die Aufgabe zugrunde, mit Hilfe
40
45
50
55
stelle als Standard etabliert hat, bestehen gute Chancen in Richtung Universalität der erweiterten JTAG-Schnittstelle zur Steuerung der Funktionsprü- fung.
Patentansprüche 5
1 . Schnittstellen-Steuerung einer Test-Schnittstelle, dadurch gekennzeichnet, daß
die Schnittstellen-Steuerung (SEL) eingangsseitig 10 eine JTAG-Schnittstelle bildet und ausgangsseitig, gesteuert durch ein Steuersignal der eingangsseiti- gen JTAG-Schnittstelle, einerseits eine JTAG- Schnittstelle bildet und andererseits eine serielle
Schnittstelle. w
2. Schnittstellen-Steuerungs-Baustein, gekennzeichnet durch
eine Schnittstellen-Steuerung (SEL) nach
Anspruch 1. 20
3. Schnittstellen-Steuerungs-Baustein nach Anspruch 2, gekennzeichnet durch
einen UART, der die Schnittstelle zum Mikroprozes- 25 sor-System bildet.
4. ASIC,
gekennzeichnet durch
eine Schnittstellen-Steuerung (SEL) nach 30 Anspruch 1.
35
40
45
50
TXD RXD RTS CTS
TCLK
Module
F i g u r
Europäisches
Patentamt EUROPAISCHER RECHERCHENBERICHT [Nummer der Anmeldung EP 97 10 3272
EINSCHLAGIGE DOKUMENTE Kategorie Kennzeichnung des Dokuments mit Angabe, soweit erforderlich,
der maßgeblichen Teile Betrifft
Anspruch | KLAaalrlKAlHJIM ULK ANMELDUNG qnt.Cl.6) EP 0 639 006 A (LATTICE SEMIC0NDUCT0R
:0RP) 15. Februar 1995 k Zusairmenfassung *
* Seite 2, Zeile 1 - Seite 4, Zeile 39;
\bbildungen 4,5A,5B *
EP 0 571 179 A (SONY CORP) 24. November L993
* Seite 7, Spalte 11, Zeile 35 - Spalte L2, Zeile 34; Abbildung 5 *
.-4 301R31/3185
.-4
ttrA.iir.KA.iiir.lv i r.
SACHGEBIETE (Int.Cl.6) bülK
G06F
Der vorliegende Recherchenbericht wurde für alle Patentansprüche erstellt RecherawBori
DEN HAAG
Ab&cUaBdatun der Recherche 30. Juli 1997
rniier
Fernandez Balseiro.J KATEGORIE DER GENANNTEN DOKUMENTE
X : von besonderer Bedeutung allein betrachtet Y : von besonderer Bedeutung in Verbindung mit einer anderen Veröffentlichung derselben Kategorie A : technologischer Hintergrund
O : nichtschriftliche Offenbarung P : Zwischenliteratur
T : der Erfindung zugrunde liegende Iheorien oder brunasaize E : älteres Patentdokument, das jedoch erst am oder nach dem Anmeldedatum veröffentlicht worden ist D : in der Anmeldung angeführtes Dokument L : aus andern Gründen angeführtes Dokument
& : Mitglied der gleichen Patentfamilie, Ubereinstimmendes Dokument
