SUBJECT:
SPECIAL
INSTRUCTIONS:
DATE: October 1, 1968
OS02 SM 7.S969 Printed in U. S. A.
SERIES 200
PROGRAMMERS' REFERENCE MANUAL
MODELS 200/1200 1250/2200 / 4200
The Central Processor Hardware of Series 200 Models 200, 1200, 12S0, 2200, and 4200; The .Easycoder Assembly Language; Summary Infor-
mation concerning Programming Series 200 Peripheral Devices and the Scientific Unit.
This edition completely supersedes revision of the Series 200 Programmers I Reference Manual (Models 200/1200/2200/4200), Order No.
139, dated November 10, 1966, and incorporates the information published in Addenda #1 and #2 to that manual. The portions of this publication containing new and changed information are indicated on page iii.
This volume and the manuals and bulletins per- taining to the peripheral components of an in- stalled Series 200 system together constitute a programmers I handbook for that system.
*
FILE NO. : 113. OOOS. 0000. 2-139
'~Underscoring denotes Order Number.
PREFACE
This manual constitutes for the programmer a reference source of detailed information concerning the central processor hardware of Series 200 Models 200, 1200, 1250, 2200, and 4200. The Easycoder Assembly Language, used with the Series 200/Basic Programming Sys- tem and the Operating System - Mod 1, is also defined~ In addition, this volume contains sum- mary information concerning the programming of Series 200 peripheral devices and the scientific unit. The hardware information presented herein is equally applicable for the programmer using the Series 200/0perating System - Mod 2. However, for this usage it should be supplemented by the information contained in Appendix C of the software manual Assembler J (Order No. 432).
Separate hardware manuals and bulletins contain detailed information about programming and operating individual Series 200 peripheral devices. Specific peripheral device publications are named in the tables of input/output control characters beginning on page 8-120 of this manual.
The only prerequisite for a thorough understanding of the information presented herein is a familiarity with basic data processing terminology. No previous knowledge of the Series 200 is as sumed.
A programmers' handbook may be constructed by combining in a single binder this volume and the manuals/bulletins pertaining to the peripheral components of the installed Series 200 system. This manual and the peripheral device manuals are all published in loose-leaf format for ease of rapid updating by means of replacement-page addenda.
The equipment characteristics reported herein remain subject to change to allow the intro- duction of design improvements.
Copyright 1968 Honeywell Inc.
Wellesley Hills, Massachusetts 02181
Extensive functional descriptions and progranuning infornlation for the Model 1250 have been added. New infornlation and new peripheral devices for all Series 200 processors have been incorporated. Likewise, the infornlation carried over fronl revision 1 has been extensively updated to correct technical error s and to enhance its clarity.
New infornlation and changes added to this publication since the last edition are indicated below by page nUnlber and itenl.
Page Itenl( s) Page Itenl(s)
1-8 Tables 1-1 and 1-2 8-62 Note 4
Para. 3 8-63 Para. 3 and Table 8 -15
1-9 Table 1-3 and 8-64 Note 4
Para. 2 8-67 Note 2
1-11 Para. 2 and 3 8-82 Note 3
1-12 Table 1-7 8-85 Notes 6, 7, and 8
1-22 Note 5 8-86 All
1-23 Note 6 and Para. 4 8-87 All
1-24 All 8-88 All
2-4 All 8-8.9 All
2-5 All 8-90 All
2-6 Para. 1 8-92 Note 7
2-7 Table 2-2 8-94 All
2-10 Footnote 2 8-96 Note 3
2-17 Table 2-4 8-100 Note 4
5-19 Para. 5 8-111 Table 8-23
6-8 Para. 3 - Note 8-125 Note 1
8-15 Note 5 B-9 Table B-9
8-17 Note 5 C-9 Table C-2
8-21 Note 4 C-I0 Table C-2
8-23 Note 4 C-ll Table C-3
8-24 Note 7 F-4 Table F-l
8-26 Note 9 F-5 Table F-l
8-43 Note 3 F-6 Table F-l
8-55 Exanlple G-2 Para. 5
8-58 Table 8-12 G-3 Para. 3,4, and 5
8-60 Notes 4 and 5 Appendix H All
iii #2-139
TABLE OF CONTENTS
Section I
Section II
Series 200 COIl1.ponents 0 0 0 0 • 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
Central Processor 0 0 • • • 0 0 0 • 0 • • • • • • 0 0 0 0 0 0 • 0 • 0 0 0 0 0 0 0 0 0 0 0
Standard Processing Mode 0 0 0 0 0 • 0 0 • • 0 • 0 • 0 0 0 0 0 0 0 • 0 • 0 0 0 Interrupt Proces sing Mode 0 • • 0 0 0 0 • 0 0 0 0 0 0 0 0 0 0 • 0 • 0 • 0 • • External Interr'upts . 0 • • 0 0 0 • 0 0 0 0 0 0 0 • 0 • 0 0 0 0 0 0 0 • • 0 0 0 Internal Interrupt ..• 0 0 0 • • 0 • 0 0 0 • 0 0 0 . 0 0 0 • 0 0 0 0 0 0 0 • 0 0 Addressing Modes 0 0 0 • • 0 • 0 0 0 • 0 0 0 0 0 0 0 • 0 .• 0 0 0 0 0 0 . 0 0 • • 0 •
IteIl1.-Mark Trapping Mode . . . 0 0 • 0 0 • 0 0 0 • 0 0 0 • 0 • 0 0 • • 0 0 0 Processing P'ower . 0 0 0 0 0 • 0 0 0 0 0 0 0 0 0 • 0 • 0 0 0 • 0 0 0 0 0 0 0 . 0 . 0
Peripheral EquipIl1.ent 0 0 0 0 0 0 • 0 • • • • 0 • 0 • 0 0 0 • • • • 0 • • • • 0 0 0
Peripheral Control o . 0 0 0 • 0 0 0 0 • 0 0 • 0 • 0 • 0 0 • 0 0 • • • 0 • 0 • 0 • 0 Punched Card EquipIl1.ent . 0 0 0 • • • • • • 0 0 • 0 • 0 0 • 0 • • 0 • 0 • 0 • 0
High Speed Printers .•• 0 0 0 • 0 • • 0 • • • 0 0 • 0 • 0 0 0 0 0 • 0 • 0 • 0 • 0 Print Buffer .. 0 • • • 0 0 0 • 0 • • 0 • 0 0 • 0 • 0 • 0 0 • • • 0 0 • 0 • 0 • 0 • 0 Magnetic Tape Units 0 0 0 0 • 0 0 0 • 0 • 0 0 0 0 0 • • • 0 • 0 0 0 • • 0 0 0 0 0 0 1200 BPI Recording Density ... 0 0 0 0 • 0 0 • • • • 0 • 0 0 . 0 0 • 0
Disk Pack Drives .. 0 0 • 0 • • 0 : 0 • 0 0 0 0 0 0 • • 0 • • 0 0 0 0 0 . 0 • • 0 • 0
Disk Files ... 0 0 • 0 • 0 0 0 • 0 0 • 0 0 • 0 • 0 0 • • 0 • 0 . . 0 0 0 • 0 • 0 • 0 0 0 0 0 RandoIl1. Acces s DruIl1.s 0 0 • 0 0 0 • • 0 • 0 • • 0 • • • 0 0 • 0 0 • 0 • 0 0 0 • 0 High -Speed Dr·uIl1.s . . . 0 0 0 • • 0 • • 0 • • • 0 • 0 • • • • • 0 0 0 • 0 • • 0 • • 0
Angular Position Indicator . . . . 0 0 0 • • • 0 0 0 • 0 0 • • 0 0 0 0 • • 0 • 0
Paper Tape EquipIl1.ent 0 0 • 0 • 0 • 0 0 0 0 0 • • • 0 0 • 0 • • 0 • 0 0 0 • 0 • • Data COIl1.Il1.unication EquipIl1.ent 0 • • 0 • • • 0 • • • • • • • • • • • • • •
Cons ole EquipIl1.ent . . . 0 • 0 • 0 0 0 0 • 0 0 0 0 0 0 • 0 • 0 0 0 0 0 • • 0 • 0 0 • • Visual InforIl1.ation Projection Devices . 0 0 0 0 0 0 0 0 0 0 0 0 0 • 0 Teller TerIl1.inal Equipment ... 0 • • 0 • 0 0 0 • 0 0 0 0 0 0 • 0 0 • • • • •
Additional Peripheral Devices . 0 0 • 0 • • 0 0 . 0 . 0 0 0 • 0 0 • 0 • • 0 Peripheral Data Transfer Operation 0 0 • 0 • 0 • 0 0 0 • 0 0 0 0 0 • 0 Peripheral Addresses and Unit Loads. 0 • 0 0 0 0 0 0 . 0 • • •
Read/Write Channel 0 0 0 0 0 0 0 0 0 0 • 0 0 0 • 0 0 0 • 0 0 0 • • • • • 0 • 0
Optional Features
o.
0 • • 0 • • • • • • • 0 0 0 0 0 0 0 0 0 0 • • • • 0 0 0 • • • • • • •Advanced PrograIl1.Il1.ing 0 0 0 0 0 • 0 • 0 0 0 0 0 0 • 0 0 0 • • 0 0 • • • 0 • • • Program Interr'upt . 0 0 0 • 0 • • 0 • 0 • 0 • • • 0 0 • 0 • 0 • 0 • 0 0 • • • 0 0 • • Edit Instruction . 0 0 • 0 • 0 0 0 0 • 0 0 • 0 • 0 0 • • 0 0 • • • • 0 • 0 0 • 0 0 • 0 •
Additional Read/Write Channels, Unit Loads, and Addres s As signments 0 • 0 0 0 0 • 0 • 0 • 0 • • 0 0 • 0 0 • 0 0 0 • 0 0 0 0 • 0 Storage Protect 0 0 0 • 0 • 0 0 0 0 0 0 0 0 0 0 0 0 0 • • • 0 0 0 0 0 0 0 • 0 0 0 • • 0 Extended Multiprogramming and 8-Bit Transfer 0 • 0 • 0 0 Scientific Unit 0 • 0 0 0 • • 0 0 0 0 0 0 0 0 0 • 0 • 0 0 • 0 • 0 • • 0 • 0 • • 0 • 0 • 0 0 Feature 0191 . 0 0 0 0 0 • 0 0 0 0 • 0 0 • 0 0 • 0 • 0 0 • 0 0 0 • • • 0 0 0 0 • • 0 • • 0 The Central Proces sor 0 0 0 0 0 • 0 0 0 0 0 0 0 • • 0 • 0 • 0 0 0 0 0 0 0 0 0 . 0 • 0 • • 0 Main MeIl1.ory 0 . 0 0 0 0 0 0 0 0 0 • 0 • 0 0 • 0 • 0 0 0 0 • 0 • 0 0 0 0 0 0 • 0 0 0 0 0 0 • . • •
MeIl1.ory Cycle 0 • 0 • 0 • 0 • 0 0 0 0 0 • • 0 0 0 0 0 • • 0 • 0 0 0 0 • 0 0 • 0 • 0 • • • Main MeIl1.ory in the Type 4201 Processor 0 0 0 . 0 0 0 . 0 0 • • •
MeIl1.ory Ac ce s s 0 0 0 • 0 • 0 0 • 0 0 • 0 0 0 0 • 0 • • • • 0 0 0 0 • 0 • 0 • • 0
Proces sing Unit . 0 0 0 0 • 0 0 0 0 0 0 • • 0 0 • 0 • • • 0 0 0 0 0 0 0 • 0 • • • MeIl1.ory Controller 0 0 0 0 • 0 0 • 0 • 0 • • • 0 0 • 0 0 0 0 0 0 • 0 • • • 0 •
Page 1-1 1-1 1-3 1-3 1-4 1-,4 1-4 1-5 1-5 1-6 1-7 1-7 1-8 1-8 1-8 1-8 1-10 1-10 1-11 1-11 1-11 1-12 1-12 1-14 1-14 1-16 1-16 1-17 1-17 1-18 1-20 1-21 1-22 1-22 1-22 1-23 1-23 1-23 1-23 2-1 2-1 2-3 2-4 2-5 2-5 2-5
Section II (cont)
Section III
Section IV
Page Interleaved A d d r e s s i n g . . . 2-5 Parity Check . . . • . . . . • . . . • . • . . . 2 - 6 Control Menlory . • . . . • . • . . • . . . '.' . . . . • . . . . • . . . 2-6 Addres s Register s . . . • . . . 2-8 Read/Write Counters. . . . ... . . • . . . • • . . . . 2-8 Arithnletic Unit . . . • . . • . • . . . • . . . • . . • . . . . • . . . • • . . . . • Control Unit . . • . . . . .' . • . • • • . . . • . . . • . . . . • . . . Input/Output Traffic Control . . • . . . • . . . • . . . Menlory Cycle Distribution . . • . . . • . . . • • . . . Prinlary and Auxiliary Read/Write Channels . . . • • . . . . Interlocking Read/Write Channels . . . • . . . Model 4200 Variable -Speed Read/Write Channels . • . . • . .
2-10 2-11 2-12 2-12 2-16 2-16 2-16 Data Fornlat . . . • . . . • . • • • . • . . . • . . . • • . . . . • . . . 3-1
Variable Field Length. . . . • • . • • • .. . . • . • . • . . . • . . . • • . . . . 3-1 Instr'uction Fornlat . . . • . • • • • . • • . . . . • . . . . • . • . . • . . • • • . . . . 3-2 Operation Code . . . . • . . . • • . . • . . . . • . . . • . . . • . . . • • . . • • 3-2 A and B Addresses. . . • . • • . . • • • • . . . • • • . . . 3-2 Variant Character . . . • . • . . . • • . • . . . • . . . 3-3 S'unlnlary . . . • . . • . . . • . . . • . . . 3-3 Organization of Data in Main Menlory . . • . . • . • . . . • • . . • . . 3-4 Fields . . . • • • • . . . • . . . • • . • . . . • • . . • . • . . • • . . • . 3 -4 Itenls . . • • • • . . . • . . . • . • . . . . • . . • . • . • . . • . . . • . . . • . 3 - 5 Records . • . . . • . . . • . . . • . . • . , ••....•.••.••.. 3-6 S'unlnlary . . . • . . . • . . . • . • . . . • . . • . . . • . . . 3 -6 Magnetic Tape Data Fornlat . . . . • . . • . • . . . • • . . . • . . . 3-7 P'unched Card Fornlat . . . . • . . • . . . . • . . • . . . • . 3-8 Addressing . • . • • . . . . • . . • . . . • . • . . . • . . . • . . . . • • • . • • . 4-1
Basic Concepts . . . • . . . • . . . • . . • • . • . . • . . . • . . . • • • . . . Registers Used in Addressing . . . • . • • . . . • . • • . . . . • • • . • . . Sequence Register (SR) ..••.•....••••.•..•••..•••.•.•
Change Sequence Register (CSR) .. -. • • . . . • • • . • . • External Interrupt Register (EIR) . . . • . . . • • • • • • • Internal Interrupt Register (IIR) . . . • . . A-Address Register (AAR) ..•..•..•.•....•••..••••.••
B -Addres s Register (BAR) . . . . • . . . • . . . • • . . . • • • . • • . • . . S'unlnlary . . • . . . • . • • . • . . . • • • • . . • • • • • • • • • . • . . Addressing Modes . . • • . . . • . . • . • • . • . . . • • . • . . • . • • • . . • . Two -Character Addres sing Mode • . . . • . . . • • . • . . • • • . • . . Three -Character Addres sing Mode •...•.••••..•.•.•..
Four-Character Addressing Mode . • . • . . • . . . • • . • . . . • . . Address Modification • • • • • . . • . . . • • • . . • . . . • • . . Index Registers . . . • • . . . . • . . • . • . • . • . . . • . . . • . . . • Index .Register Map . . . • . • . . • . . . • . • • . . . . • . • . . • . . • . • Three-Character Address . . . . • . . . • • . • • . • • . • . • . • . • • . . Indirect Addressing . . . • . . . • . . • • . • . . • . • . . • . • . • • • . . Indexed Addressing . . . • . • • . . . • . • • • • . • . . . .
v
4-1 4-3 4-3 4-3 4-3 4-4 4-4 4-4 4-4 4-5 4-5 4-6 4-8 4-8 4-9 4-9 4-10 4-10 4-12
#2-139
Section IV (cont)
Section V
Section VI
TABLE OF CONTENTS (cont)
Four -Character Addressing Mode . . . • • • . . . • . . . Indirect Addressing .• , . . . • . . . • . • • • . . • . • • • . Indexed Addr e s sing . . • . . • . . . . • . • . . • . . . • . . . • . . . Treatm.ent of Addresses Larger Than A Mem.ory's
Maxim.um. Address ...•...•.•••.•..•.••.•••.•...•.
Potential Addresses Within Address Range ...• 0 • o • • •
Potential Addresses Outside Address
Page 4-13 4-13 4-14 4-16 4-16 Register Range . . • . . . . • . . • • . • • . . . • • • . • • • . • . . • . • • 4 -16 Explicit Addressing, Im.plicit Addressing, and Chaining.... 4-17 Easycoder Program.ITling . . . • • • . . • . . • . . . • • • • • . . . . • • . • . . •
Intr od'uction . . . • . . . • . . . • • • . • . . . . • . . • . • . . • • . • . • • The Sym.bolic Lang'uage . . . • . . • . • . . . • • • • . • . • • . • . . . • . The Assem.blers .••...•...•...••••.•.••••..•.•.••.••.••
Coding Form. .••.•.•....•...••.•...•••..•••••.•.••••
Card Num.ber (Card Colum.ns 1-5) .•..•.•...•••.•
Type (Card Colum.n 6) •••••••••••••••••••••••••••••••
Mark (Card Colum.n 7) ••••••••••••••••••••••••••••••
Location (Card Colum.ns 8 -14) ...•...•.•..•.••.•••••••
Operation Code (Card Colum.ns 15 -20) ...••.•••...•
Operands . . • . • • • • . . . . • • . . . . • . • • . • . . . . • . . . • • . . . • • • Additional Coding Rules . . . • . . . . • . . . . • • • • • • . • • . • . • Address Codes . . . • • . . • . • . • • . . . • • . . . . • . . . . • . . • . • . • • . • Absolute . . . • • . • . • . . . • . . . • . • . . • . • • . • . . • • • . • • • . • Sym.bolic . . • • • . . • . . • . . . • . . • • . . • • • • . . . • • • . . . • • . • Self Reference . • . • . . . • . . . • • . • . . . . • • . . . • . • • • • • Relative . . . • • . . . . • . • . . • . • • . . • • . • . . • . . •
5-1 5-1 5-3 5-3 5-5 5-5
5-6 5-6
5-8 5-10 5-11 5-12 5 -12 5 -13 5-13 5-13 5-14 Out-of-Sequence . • . . . • • . . . . • . . • . . • . . . • . • . • • . . • . • • • . 5-15 Blank. . .• . .. .• . . • . . . .. . . . .. . • •. . .• • . . . •• •. . . • .• 5-15 Literals . . . • . . . . • . . • . . .Decim.al Literals . . . • . . . • . • . • . . • • . • . . • . • • . • Binary Literals . . . • . . . . • . . . • . . . . • • • • . • Octal Literals . . . . • . . • . . • . • . • • . . . • • . • . . . . • • • • . • Alphanum.eric Literals . . . • . . . • . . • • • . • • . • • . • Area Defining Literals ..•..•...•.•..•••••••••••
Addres s Literals ...•..•...•••.•.•.•...•••.••••••.
Variant Character ..••...•••...•••••..••.•.•••••••
Input/Output Control Characters ...••...••.•.•..•.••.•
Addres s Modification Codes •.•..•.•...••.•.•..•••••••.•
Indexed ..••....••••.•.•••.•••••.••...•••••.••••••••
Indirect ..•..•.••••.•..•••....•.••....••••••.•••••••
5 -15 5-16 5-16 5-17 5 -18 5-19 5-19 5-20 5-21 5-21 5-21 5-23 Data Form.atting Statem.ents ..•••.•..••••.•.•.•••.•.•••••.. 6-1
Introduction ..•.•.••••••••.•••..•••.•.•••.••••••.••• 0 • • 6-1 Define Constant with Word Mark - DCW .. . . . • • . . . • • • • • • • 6-2 N'um.eric Constants. • • • . . . • • • . . . • . • • . . . • . • • • • . • • • • • 6-2 Decim.al Constants ..•••••.•.•••...••...••.•.••.•• 6-2 BinaryConstants .•••..•••••.•..•.•.•....•..•.•.•. 6-2 Octal Constants ••.•••• . . • • • . • . . • • . • . • • • • • • • • • • • . • 6-3
Section VI (cont)
Section VII
Section VIII
Alphanunleric Constants .. 0 0 0 0 • 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Blank Constants 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 • • • • • • • 0
Floating -Point Constants. 0 • • 0 0 0 • 0 • 0 0 0 • 0 • 0 • 0 0 • • • 0 0 0 0 • 0 Define Constant - DC 0 0 • 0 • • • 0 0 0 0 • 0 • 0 0 0 0 • 0 • • 0 0 • • • • 0 • • • 0
Reserve Area - RESV 0 0 • • • • • • 0 • 0 • 0 • 0 • 0 0 0 0 • 0 • • • • • • 0 • • • 0
Define Symbolic Address - DSA ... 0 0 0 0 • • 0 • 0 • • • • • • 0 0 • 0 • 0
Define Area - DA 0 • • • 0 • • 0 • 0 0 • 0 • 0 0 0 0 0 0 0 • 0 • 0 0 • • • • 0 • 0 0 0 0 0
Easycoder Card D Options o. 0 • • • • 0 0 • 0 • • 0 • 0 • • • • • • • • • 0 • • • 0
Assenlbly Control Statenlents o . o • • • • 0 • 0 0 0 . 0 0 • 0 0 • • • • • • • 0 • 0 • 0
Introd·uction .• 0 • • • • 0 • • • • • 0 0 • • • • 0 0 • 0 0 0 0 • • 0 • 0 • • • • • • • • • 0 • •
Progranl Header - PROG o. 0 • • 0 • 0 • 0 0 • 0 • 0 • • 0 • 0 0 • • 0 • • • 0 • 0 Segnlent Header - SEG .•.• 0 0 • 0 0 • • 0 • 0 • 0 • 0 • • • 0 0 • • • • 0 0 0 0 •
Execute - EX 0 0 0 • • • • 0 0 0 • • • 0 0 • • • • • • 0 • • • • 0 • • 0 • 0 • • • • 0 • 0 0 •
Transfer - XFR 0 0 • 0 • 0 0 • • 0 0 • 0 • 0 0 0 0 • • 0 0 • 0 0 • • • 0 • • • • • • • • 0
Origin· - ORG 0 0 • • • • • • • • • 0 • • • • 0 0 • 0 • 0 0 0 0 0 0 0 • 0 • • • • 0 • • • • 0
Modular Origin - MORG •• 0 0 • 0 • • 0 • 0 • • • 0 0 • 0 • • 0 • • • • 0 0 0 0 0 •
Literal Origin - LIT ORG
o.
0 • • • • 0 • 0 0 0 0 0 0 0 0 0 • 0 • • • • 0 0 0 0 • •Set Address Mode - ADMODE . 0 . 0 0 . 0 0 . 0 • • 0 0 • • • • • • • 0 0 • • 0
Equals - EQU ... 0 • 0 0 0 0 • • 0 • 0 • 0 0 0 • 0 0 0 • • • • 0 0 0 • • • • • • 0 • • • • 0
Control Equals - CEQU 0 • 0 • 0 0 • • 0 • 0 0 • • • • 0 • 0 0 • • • • • 0 • 0 0 0 • 0
Menlory DUnlp - HSM 0 0 • • 0 . 0 • • • • • • 0 0 0 0 0 0 . 0 • • 0 • • • 0 0 . 0 0 .
Skip - SKIP. 0 0 . 0 • • 0 . 0 . 0 . 0 . 0 0 0 . 0 . 0 0 • • 0 0 . 0 0 0 0 0 • • • 0 . 0 0 0 • •
Suffix - SFX 0 • • • • 0 • • 0 • • • 0 . 0 . 0 • • • 0 • 0 • 0 0 . 0 • 0 • • • • • o • • 0 0 • 0
Repeat - REP .. 0 0 0 0 • 0 • 0 0 • 0 0 0 • • • • • 0 0 0 0 0 0 0 0 • • • • 0 • 0 0 •
Generate - GEN ... 0 0 . 0 • • • 0 0 . 0 • • 0 • • • 0 • • 0 0 0 • 0 0 • •
o.
0 0 • 0 •Set Line NUnlber - SET LIN o. 0 0 0 0 0 • • • 0 • 0 0 0 0 0 0 • • • • 0 • 0 • 0 0
Set Out-of-Sequence Base - XBASE .. 0 0 . 0 . 0 0 0 0 • • • 0 0 . 0 • • •
Clear - CLEAR 0 0 • • 0 0 0 • • • • • • • 0 0 • 0 0 0 0 0 0 • 0 0 0 • • 0 • • 0 0 0 • • 0 0
End - END 0 . 0 0 . 0 0 . 0 . 0 0 • • • 0 • • 0 0 • • 0 • • • 0 . 0 . 0 . 0 • • • • 0 0 . 0 . 0
Page 6-4 6-4 6-5 6-5 6-6 6-7 6-7 6-10 7-1 7-1 7-2 7-4 7-4 7-6 7-7 7-9 7-9 7-11 7-12 7-13 7-14 7-15 7 -15 7-16 7-17 7-18 7-18 7-19 7-20 Instructions 0 0 0 • 0 0 0 0 • • • 0 • 0 • • • 0 0 0 • 0 0 0 0 0 • 0 • • • 0 • • 0 • • • • 0 0 • • 0 • • 8-1
Introduction ...•.•••..•.•..•.• 0 • • • • • • 0 • • • • 0 0 • • • • • • • • • • 0 8 -1 Arithnletic Operations 0 0 0 • • 0 • • • 0 0 0 0 • • • • 0 • 0 0 . . . 0 0 0 0 • • 0
Binary Addition 0 0 • • • 0 • 0 • 0 • 0 0 0 0 • 0 • • 0 • • 0 • • 0 0 0 • • 0 • • 0 • • 0 Binary Subtraction 0 0 • • 0 • 0 0 • • 0 0 . 0 0 • 0 • 0 • • • • • • • • • • 0 0 • 0 • 0
De cinlal Addition. 0 0 0 0 • 0 0 • 0 0 • • 0 0 0 0 0 • • • • 0 0 • 0 • • • • • • 0 • • •
True Add. 0 0 • • • 0 0 0 • • • 0 • • • 0 • 0 0 • 0 • • • • 0 0 • • • • • 0 • 0 0 • 0 0
C onlplenlent Add . 0 • • 0 0 • • 0 • 0 0 • 0 • 0 • 0 • • • • • • • • • 0 • 0 0 • 0
De cinlal Subtraction 0 0 • • • 0 0 • • 0 0 0 • 0 0 • • 0 • 0 0 • 0 • • • 0 • • 0 • • 0 Indicator s 0 0 0 0 • 0 • 0 0 0 • • • 0 • 0 • 0 0 0 0 0 0 0 • 0 • 0 0 • 0 • 0 • • 0 • 0 0 • • 0 Multiplication. 0 • • • • • • • 0 0 • 0 0 0 0 • 0 0 • 0 0 0 • • • • 0 • • • • • 0 0 • 0 0 0
Division . 0 • 0 0 • • • • • 0 • • 0 • • • • • • • 0 0 • 0 0 0 0 0 0 • • • . • • • • • • • 0 0 0
Add - A 0 0 • • • • 0 • 0 0 • • 0 • • • 0 • 0 0 • • 0 • 0 • 0 0 0 0 0 0 0 • 0 • • • 0 • 0 • 0 • •
S·ubtract - S 0 0 • 0 0 • 0 0 0 0 0 • • 0 • • 0 0 0 0 • 0 • 0 • 0 • • 0 0 • • • • • • • 0 0 0 • 0
Binary Add - BA . 0 0 0 0 0 0 • • 0 0 • 0 0 0 • • • 0 0 • 0 • • 0 • • 0 • • • • 0 0 0 0 • •
Binary Subtract - BS ..••. 0 0 0 • • 0 0 0 • • • 0 0 • • • 0 • 0 0 • • • • 0 0 0 • 0
Zero and Add - ZA 0 • 0 0 • • 0 • 0 0 • • 0 0 0 • • 0 0 0 • • 0 0 • 0 • • • 0 0 0 0 • • 0 vii
8-4 8-4 8-4 8-7 8-7 8-7 8-8 8-9 8-9 8-11 8-14 8-16 8...:17 8-19 8-20
#2-139
Section VIII (cont)
TABLE OF CONTENTS (cont)
Zero and S·ubtract - ZS . • . . . • . . . • . • . • . . . • . . . . • . . . . M·ultiply - M . . . • • . • . • . . . • . • . • . • • . • . . . . • . • • . • . • • . Di vide - D . . . • • . . . • . . . • . . . . • . . • • • . • 0 • • • • • •
Logic . . . • • . • . • . • . • . . . • . . . • . . • . . • • . . • . . . • Extract - EXT . . . . • . . . • . . . • . . . • . . . . • . . • • • . • • • • • • . • Half Add - HA .•.•....••.•....•.••.•.•...•.••..••
S·ubstitute - SST . 0 • • 0 • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
COnlpare - C • . . . • . • . . • . . • . • . . . 0 • 0 • • • • • • • • • • • • • • •
Branch - B . . . • . . . • . • . • • • . . . • . • • . • . • . . . . • . . Branch on Condition Test - BeT . . • . . • . . • . • • . • . . . Branch on Character Condition - BCC . • . . . Branch if Character Equal - BCE . . . • • . . • • . . . • Branch on Bit Equal . - BBE ...•.••••••.•.••••.•••.••.••
Control . . . . • . • . • . . . • . . . • . . . . • . • . . . • . . . • . Set Word Mark -SW ...• 0 • • • • • • • • • • • • • • 0 • • • • • • • • • • • • •
Set Itenl Mark - SI . . . . • . . • . . . • . . . . • . • • . • . • • . . . . Clear Word Mark - CW . . . • . . . • . . . • • • . • • • • . . Clear Itenl Mark - CI . • . . . • . . . . • . . . • . . • . . . 0 • • Halt - H . . . • . . • . . . • . . . . • . • . 0 • • • • • • •
No Operation - NOP . . • • • . . . • . • . . . • • . . . . • . . . • • Move Characters to Word Mark - MCW ..••••.••..•••..•
Load Characters to A-Field Word Mark - LCA . . . • . . • . • . Store Control Registers - SCR . . • • . . . • . . • • . . . • . . . . • Load Control Registers - LCR •...•..•.••.•.•.••...•..
Change Addressing Mode - CAM ....•..•...•••.•.••..••
Change Sequencing Mode - CSM . . . • • . . • • . • . . • . • . . • . • . . Extended Move - EXM . . . • . . . • . • • • • . • • • • . • . . . • • Move and Translate - MAT ...•...••.•..•.••••••.••
Move Item. and Translate - MIT ....•.•..••...•.•.••.••
Load Index/Barricade Register - LIB ..••...••••..•.•••
Store Index/Barricade Register - SIB ..•....•..•..•.•••
Table Lookup - TLU .•.•..••.•.•..•••..•.•••...•.•.•.
Move or Scan - MOS ...•.•••••..••.•••••.•.•••..•..
Interr·upt Control •.•..•••.••.•.•• 0 • • • • • • 0 • • • • • • • • • • • • • •
Store Variant and Indicators - SVI . . . • . • • . • • • . . • . . . Restore Variant and Indicators - R VI .••..••.•...•.•.
Monitor Call - MC .••.••••....•..•.•.•..••... 0 • • • • • • •
Re s·um.e N orm.al Mode - RNM ..•.•...•••.••••.•.•..•••
Editing . . . • . . • . . . • . . . • . • . . . • . . . . • • . . • • . • . . • . . . . • . • Move Characters and Edit - MCE ..••..••.•••••••••••••
Input/Outp·ut . . . • . . . 0 • • • • • • • • • • • • • • • • • • • 0 • • • • • • • • • • 0
Input/Output Control Operations •...•• 0 • • • • 0 • • • • • • • 0 • 0 • •
Selecting RWC Assignm.ents for Use in PDT Instructions Considerations in Selecting RWC Assignm.ents ..••..
Device Data Transfer Rate . . • . . . . • . • . . • . • . • • . . The Processor Being Used ....••.••••.•...•
Input/Output Sector to Which Device is Connected.
Page 8-22 8-23 8-25 8-27 8-28 8-29 8-30 8-32 8-34 8-35 8-39 8-42 8-44 8-47 8-48 8-49 8-50 8 -51 8-52 -8-54 8-55 8-56 8-58 8-60 8-62 8-66 8-67 8-70 8-74 8-79 8-82 8-83 8-86 8-91 8-92 8-95 8-98 8-99 8-103 8-104 8-109 8-110 8-110 8-110 8-110 8-113 8-114
