Elektromagnetische Felder und Wellen Bakkalaureatsvertiefung VU 389.143

(1)

BakkVU 389.143 Folie 1

Autor: Kurt Lamedschwandner

Elektromagnetische Felder und Wellen Bakkalaureatsvertiefung VU 389.143

Elektromagnetische Felder und elektronische Geräte

Kapitel 1.3.1 EMV-gerechtes PCB-Design

Dr. Kurt Lamedschwandner, Dipl.-Ing. Stefan Cecil, Seibersdorf Labor GmbH

https://www.seibersdorf-laboratories.at/produkte/elektromagnetische-felder

Inhalt

1.3 EMV-gerechtes PCB-, Schaltungs- und Gerätedesign

1.3.1 PCB-Design

 Schaltvorgänge und Abblockung

 Ground Bounce und On-Chip-Decoupling

 Proximity Effekt

 Designrichtlinien für Multilayer-Boards

 Zusammenfassung und Literatur

 Anhang: Entwicklungsbegleitende PCB-Analyse

(2)

Schaltvorgänge

Schaltvorgänge sind wesentliche Ursache für die Störemission von Printed Circuit Boards (PCBs):

 Schnelles Schalten der Ausgänge => steile Flanken =>

hochfrequente Anteile im Signalspektrum

 Für das Schalten gilt aus Sicht der EMV:

„So schnell wie nötig, aber so langsam wie möglich!“

Verwendung der langsamsten Logik (Taktfrequenz, Flankensteilheit), welche die funktionalen Anforderungen gerade noch erfüllt; aber auch andere Parameter spielen eine Rolle z.B. „Abrundung“ der Kanten des Trapezsignals.

 Designziel: Vermeidung von Störabstrahlung durch hochfrequente Potentialunterschiede und Schleifenflächen am Print.

Schalten von Gattern

PCB-GND

Pufferschaltung bestehend aus 2 Invertern

Eingang von Gatter 1 geht von H auf L, Ausgang schaltet von L auf H.

Ausgang von Gatter 2 schaltet daher von H auf L.

A Ā A

1 1

PCB-VDD I

Durch das Schalten wird eine große Schleifenfläche aufgespannt.

L

L L

L

Darüberhinaus verursachen die Schaltströme Spannungsabfälle an den Leitungsinduktivitäten.

vgl. Paul, S. 814 + 815 sowie Hartl et al., S. 625

Die blaue Fläche zeigt die aufgespannte Schleifenfläche der Rahmenantenne.

(3)

Schalten von Gattern

PCB-GND

Ausgang Gatter 1: H auf L, Ausgang Gatter 2: L auf H.

L

A Ā A

1 1

PCB-VDD I

L

L L

Große Schleifenfläche und Spannungsabfälle wie im Bild vorher.

Die blaue Fläche zeigt die aufgespannte Schleifenfläche der Rahmenantenne.

Einsatz von Stützkondensatoren

PCB-GND

Ausgang Gatter 1: L auf H, Ausgang Gatter 2: H auf L.

L

A Ā A

1 1

PCB-VDD I

L

L L

C1

Der Stützkondensator dient als lokaler Ladungsspeicher und liefert den Strom der für das Umladen der Kapazitäten (Eingangskapazität des Gatters 2, Streukapazitäten der Signalleitung) erforderlich ist => Verringerung der aufgespannte Schleifenfläche

=> Keine Störspannungsabfälle an den Zuleitungen (schon an Signal-Hin- und Rückleitung) Die blaue Fläche bildet die verkleinerte Rahmenantenne, die blauen Pfeile zeigen die Störspannungsabfälle.

(4)

Einsatz von Stützkondensatoren

PCB-GND

Ausgang Gatter 1: H auf L, Ausgang Gatter 2: L auf H.

L

A Ā A

1 1

PCB-VDD I

L

L L

C1 C2

Nun liefert der Stützkondensator C₂die erforderlichen Ladungsträger für den Schaltvorgang.

Zusätzlich zum Umladestrom treten Querströme auf (nicht dargestellt). C₁übernimmt den Querstrom von Gatter 1.

Die blaue Fläche bildet die verkleinerte Rahmenantenne, die blauen Pfeile zeigen die Störspannungsabfälle.

Blockkondensator

Blockkondensator muss den gesamten Strombedarf bereitstellen können (Querstrom + Umladestrom). Er kann die für das Umschalten benötigte Ladungsmenge rasch bereitstellen und lädt sich anschließend wieder langsam auf.

Vorteil von SMD Kondensatoren: geringere Induktivität der Zuleitungen im Vergleich zu bedrahteten Bauelementen!

Wirkung als lokaler Ladungsspeicher:

langsame Nachladung

=> dI/dt klein

Gatter Versorgung

schnelle Entladung

=> dI/dt groß

GND Vcc

geringe Distanz zum Gatter

<<

(5)

Blockkondensatoren

Wie dimensionieren?

 Wenn Strombedarf (Ladung) ΔI und Flankenanstiegszeit Δt bekannt, dann dimensionierbar für zulässigen Spannungseinbruch ΔU:

 In der Praxis schwierig, da Strombedarf meist schwer abzuschätzen.

 Je nach Arbeitsgeschwindigkeit der Schaltkreise: typisch 1-100 nF

 Nachladekondensator zusätzlich zu den lokalen Stütz-Cs in der Nähe des Versorgungseingangs anbringen: typisch 1-10 µF

C = (ΔI * Δt ) / ΔU

Impedanzverlauf realer Kondensatoren

ESB Impedanzverlauf

Größere Kapazität bedeutet gleichzeitig auch niedrigere f

_g

!

R L C

f

_g

**= 1/(2(LC))**

log f log Z

f_g

kapazitiv induktiv - 20 dB/Dek

+ 20 dB/Dek

(6)

Impedanzverlauf verschiedener Kondensatoren

Sind 2 Kondensatoren parallel geschaltet, kommt es bei einer bestimmten Frequenz zu einer Parallelresonanz. Der 100 nF Kondensator verhält sich bereits induktiv während der 1 nF Kondensator in diesem Frequenzbereich noch kapazitiv wirkt.

Quelle: Infineon (2016)

Pinning

ICs mit Center Pinning verursachen weniger ground bounce als solche mit standard pinout (Corner Pinning)! Mehrere GND/VDD-Pins reduzieren die GND/VDD Zuleitungsinduktivität da sie parallel liegen.

Corner Pinning Center Pinning

IC

VDD

GND

IC

VDD GND VDD GND

Quelle: Infineon (2016) SMD-Entkoppelkondensatoren sollen so nahe wie

möglich an den VDD und GND Pins des µCs angeordnet sein.

Grundregel:

Je höher die Flankensteilheit, desto näher!

(7)

Beispiel: 32-Bit Microcontroller

Source: Infineon (2005)

Quelle: Infineon (2005)

Alle 3 Versorgungsspannungsebenen sollen individuell entkoppelt werden. Die Entkoppel-Cs sollen direkt unter den IC platziert werden, oder, wenn notwendig, am Top Layer nahe bei den Stromversorgungspins. Der GND/power Layer bildet einen „eingebetteten“

Kondensator welcher die Entkopplung bei hohen Frequenzen unterstützt.

Inhalt

1.3 EMV-gerechtes PCB-, Schaltungs- und Gerätedesign

1.3.1 PCB-Design

 Schaltvorgänge und Abblockung

 Ground Bounce und On-Chip-Decoupling

 Proximity Effekt

 Designrichtlinien für Multilayer-Boards

 Zusammenfassung und Literatur

 Anhang: Entwicklungsbegleitende PCB-Analyse

(8)

Einfluss von Ground- und

VDD-Bounce auf das EMV-Verhalten



Ground Bounce ist eine der Ursachen für Störemissionen von ICs.



Ground Bounce wird auch als di/dt-Noise oder als Delta-I-Noise bezeichnet.

 Ground Bounce

entsteht durch Spannungsabfall an der Induktivität zwischen Die-GND und PCB-GND.

 VDD Bounce

entsteht durch Spannungsabfall an der Induktivität zwischen Die-VDD und PCB-VDD.



Es gilt: u

_L

= L * di/dt



Abhilfemaßnahmen:

Reduktion der Induktivitäten L:

L = Bonddrähte + Leadframe + Pins + Leiterbahnen + Durchkontaktierungen

Reduktion der schnellen Schaltströme di/dt

Schalten eines CMOS - Inverters

Logische Funktion: Negation

• Wenn Eingang von L auf H => Ausgang von H auf L

• Wenn Eingang von H auf L => Ausgang von L auf H

A 1 Ā

GND VDD

U_GS U_DS

p-MOS

n-MOS

A Ā

G G

D

S D S

MOS-Transistoren (MOSTs) arbeiten als Schalter: gesperrt oder niederohmig leitfähig Kein Gatestrom, SiO₂-Schicht isoliert Gate von DS-Kanal.

Im Ruhezustand praktisch keine Verlustleistung; einer der beiden MOSTs ist gesperrt.

Verlustleistung nur beim Schalten: P ~ f

U_THist Schwellspannung (threshold voltage) bei der geschaltet wird.

UTH

I_DS

U_GS n-MOS

I_DS

U_GS

UTH

p-MOS

(9)

Was passiert beim Schalten?

Während des Umschaltens sind kurzzeitig beide MOSTs leitend => es fließt ein Querstrom mit hohem di/dt zwischen V_DDund GND. Das führt zu unerwünschten Spannungsabfällen an den Induktivitäten der Versorgungsspannungs- und Masseleitungen!!!

Durchkontaktierung zu GND Durchkontaktierung zu VDD

A Ā

Blockkondensator stellt Ladung für Schaltvorgang zur Verfügung, wird im Ruhezustand langsam nachgeladen. Vorteil: keine hochfrequenten Spannungsabfälle an den Zuleitungen.

externer Stütz–C auf der selben Seite wie IC

I_Quer

L Bonddraht + Leadframe L Pin + Leiterbahn IC

vgl. Ostermann, S. 186

Vorteil: Querströme im IC müssen nicht durch die Durchkontaktierungen und über lange Zuleitungen fließen!

Was passiert beim Schalten noch?

Die-GND

PCB-GND Die-VDD

PCB-VDD

Chip

C_Last I_Quer

I_Entlade U_Last

Die am Ausgang angeschlossenen Gatter stellen eine kapazitive Last dar. Diese muss bei jedem Schaltvorgang umgeladen werden.

Praxis: Schaltzeiten sind durch die umzuladenden Kapazitäten bestimmt.

Entladestrom ist meist größer als der Querstrom (hängt davon ab wie groß die Last ist).

I_Lade

L = Bonddraht + Leadframe mit Pin L

L IC

CLast = 5 – 50 pF

(10)

Ground- und VDD-Bounce bei H auf L

•Eingang geht von L auf H

•n-MOS-Transistor schaltet ein

•p-MOS-Transistor schaltet aus

•Ausgang geht von H auf L

Die-GND

PCB-GND Die-VDD

PCB-VDD

Chip

C_Last I_Quer

I_Entlade

UL=L*dIges/dt Iges=IQuer+IEntlade

U_GS>U_TH

U_Last

U_GS

VDD VDD

VDD/2 UTH VDD-UTH

I_ges=I_Quer+I_Entlade

U_L=L*dI_ges/dt p-MOS

n-MOS

GND-Bounce dominiert gegenüber VDD-Bounce beim Schalten von H auf L.

Ground Bounce

Ground- und VDD-Bounce bei L auf H

•Eingang geht von H auf L

•n-MOS-Transistor schaltet aus

•p-MOS-Transistor schaltet ein

•Ausgang geht von L auf H

Die-GND

PCB-GND Die-VDD

PCB-VDD

Chip

C_Last ILade

U_L=L*dI_Quer/dt I_Quer U_Last

U_Last

U_GS

VDD

VDD/2 UTH VDD-UTH

I_Quer

U_L=L*dI_Quer/dt U_GS<-U_TH

I_ges=I_Quer+I_Lade U_L=L*dI_ges/dt

p-MOS

n-MOS

VDD-Bounce dominiert gegenüber GND-Bounce beim Schalten von L auf H.

Ground Bounce

Beim Schalten von L auf H ist die Ground Bounce Amplitude geringer.

(11)

Einsatz von Stützkondensatoren

PCB-GND

C_Last I_Quer

Eingang Gatter 1: H auf L, Ausgang Gatter 1: L auf H. Ausgang Gatter 2: H auf L.

I_Lade L

IC 1

A Ā A

1 1

PCB-VDD

C1

I_Lade ILade

C2 IC 2

I_ges=I_Quer+I_Lade

Darstellung mit Quer- und Umladeströmen:

Stützkondensator C₁liefert den Querstrom + Umladestrom für das nächste Gatter.

Stützkondensator C₂liefert den Querstrom.

Vorteil der Stützkondensatoren: hochfrequente Ströme fließen nicht über lange Zuleitungen.

I_Quer I_Quer

Die blauen Pfeile signalisieren auftretende Störspannungen an Signal- und Masserückleitung.

Überdies entsteht eine Rahmenantenne (blaue Fläche)!

Auswirkungen auf andere Gatter

Bisher wurde nur 1 Gatter betrachtet. Befinden sich, was in der Praxis der Fall ist, mehrere interne Gatter parallel, so kann folgendes auftreten:



Schalten mehrere IC-interne Gatter gleichzeitig, so addieren sich die Querströme und das Ground bzw. VDD-bouncing wird stärker. Man spricht auch von Simultaneous Switching Noise (SSN).



Die-VDD und/oder Die-GND können nun so stark schwanken, dass am n-

und/oder p-MOS eine Spannung größer/kleiner UTH anliegt und der

Transistor leitend wird d.h. ein anderes internes Gatter schaltet

unbeabsichtigt. Man nennt das False Switching.

(12)

On-Chip-Decoupling

Die-GND

PCB-GND Die-VDD

PCB-VDD

Chip

UL<<

Ausgangsspannung U_L<<



E A

Reduziert den Querstrom und damit Ground- und VDD-Bounce (Spannungsabfall an den Ls). On-Chip-C gibt schnelle Stromänderungen an Schaltung ab; wird von extern langsam nachgeladen.

I_C

On-chip-decoupling-C

vgl. Ostermann, S. 196

Einfluss der Slew-Rate auf Ground Bounce

U_Last

U_GS

VDD VDD

VDD/2 UTH VDD-UTH

U_L=L*dI_ges/dt

Das di/dt hängt von der Slew-Rate der Ausgangsspannung ab.

Längere Schaltdauer = langsamerer Anstieg des Schaltstroms = geringerer Spannungsabfall U_Last

U_GS

VDD VDD

VDD/2 UTH VDD-UTH

U_L=L*dI_ges/dt

High Slew-Rate Low Slew-Rate

Man kann IC-Ausgangszellen so herstellen, dass sich die Signalflanken steuern lassen.

[vgl. Ostermann, S.195]

(13)

Wie kann Ground Bounce reduziert werden?



Reduktion von L zwischen Die und PCB durch möglichst kurze Verbindungen (Balls statt Bonddrähte, Balls statt Pins – BGA Bauform)



Reduktion von L durch Parallelschaltung von Bonddrähten und/oder

parallelgeschaltete Durchkontaktierungen

 Abblock-Cs

in unmittelbare Nähe der IC-Pins setzen, damit der Strom nicht durch die Durchkontaktierungen fließen muss



Reduktion des Querstroms durch On-Chip Decoupling, damit Querstrom nicht über Bonddrähte fließen muss



Verwendung von SRC (Slew-Rate-Controlled) Treibern - reduziert das di/dt des Schaltstroms

Inhalt

1.3 EMV-gerechtes PCB-, Schaltungs- und Gerätedesign

1.3.1 PCB-Design

 Schaltvorgänge und Abblockung

 Ground Bounce und On-Chip-Decoupling

 Proximity Effekt

 Designrichtlinien für Multilayer-Boards

 Zusammenfassung und Literatur

 Anhang: Entwicklungsbegleitende PCB-Analyse

(14)

Vorteil aus Sicht der EMV:



Der Proximity Effekt verursacht, dass der Rückstrom im Mulitlayer in der nächstgelegenen Bezugsleiterfläche unter der darüber liegenden Signalleitung fließt.



Tritt auf zwischen nahe gelegenen und daher stark verkoppelten Leitern z.B. Innen- und Außenleiter bei Koax-Kabel, GND-Layer und Signalleitung am PCB, Zweidrahtleitung.



Daraus ergibt sich für die EMV eine

=> kleine Schleifenfläche und damit eine

=> geringe Störabstrahlung!

Proximity Effekt

Nachbarschaftseffekt

Aber Achtung:



Dieses für die EMV so hilfreiche Gesetz der Physik darf nicht durch unachtsames Routing außer Kraft gesetzt werden!

Multilayer

 

Rückstrompfade bei flächigem GND-Power-System:

Low speed signal

Konnektor IC Vcc

PCB ^GND-Pin

Vcc-Pin

SIG-Trace

GND

Bei ausreichend hohen Frequenzen nehmen die Rückströme jedoch den Weg der geringsten Impedanz und fließen weitestgehend unter dem Hinleiter zurück => sehr kleine Schleifenfläche

High speed signal

IC Vcc

PCB

Rückstrom GND

IC

Konnektor IC

Rückströme nehmen bei niedrigen Frequenzen den Weg des geringsten Widerstandes.

(15)

100kHz

500Hz

1kHz 10kHz

Rückstrom bei L-förmiger Leitung

10Hz 100Hz

L

1

L

2

I I

Zwei parallele, nahe beieinander liegende Leiter sind miteinander induktiv verkoppelt:

Spannungsabfall an Leitern

U₁

U₂

M

Reduktion des Spannungsabfallsist umso größer, je geringer der Abstand zwischen den beiden Leitern ist!

Dieses Prinzip gilt auch für Masseflächen als Rückleiter!

vgl. Hartl, S. 624

I M L j I M j I L j

U₂  ₂     ( ₂ ) I M L j I M j I L j

U₁  ₁     ( ₁ )

L = L

₁

+ L

₂

- 2M ≈ 1 µH/m = 10 nH/cm

(16)

 

Der Rückstrom fließt über die Massefläche zurück. Er nimmt dabei, bei ausreichend hohen Frequenzen, den Weg der geringsten Impedanz.

Dies ist nicht notwendigerweise der kürzeste Weg, sondern der Strom fließt unmittelbar unter dem Hinstrom zur Quelle zurück!

Vcc GND SIG1

SIG2

IC A IC

A

Querschnitt Multilayer

 

Proximity-Effekt und Skineffekt (Stromverdrängung) treten zusammen auf.

Der Proximity-Effekt bewirkt, dass es zu einer Konzentration der Stromdichte auf jenen Seiten der Leiterbahnen kommt, die einander benachbart sind („Nähewirkung“).

Vcc GND SIG1

SIG2

IC Rückstrom

Hinstrom

Schnitt A - A

(17)

Welche Verkopplungen existieren?

L.…...Induktivität M…..Gegeninduktivität R…...Widerstand U…...Spannung

Ersatzschaltbild

~

SIG-Trace GND-Rückstrompfad

unter SIG-Trace

direkter GND-Rückstrompfad

L

₁

U L

₂

R

L

_G

M

₁₂

M

_2G

M

_1G

R

₁

R

₂

R

_G

Annahme 1: Abstand zwischen SIG-Trace und Rückstrompfad unter SIG-Trace sehr gering; je geringer dieser Abstand, desto besser ist die Verkopplung => M₁₂>> M_1G; M_1G= M_2Gweil Abstände annähernd gleich groß; daher sind M1Gund M2G vernachlässigbar.

Annahme 2: Kapazitive Verkopplungen der Leitungen untereinander und der Leitungen gegen Masse sind gering und daher ebenfalls vernachlässigbar.

Wie groß ist der Strom I

_G

im direkten GND-Rückstrompfad?

L.…...Induktivität M…..Gegeninduktivität I ...….Strom R…...Widerstand U…...Spannung

Fragestellung

~

SIG-Trace GND-Rückstrompfad

unter SIG-Trace

direkter GND-Rückstrompfad

L

₁

U L

₂

R

I

₁

I

₂

I

_G

L

_G

M

₁₂

R

₁

R

₂

R

_G

Lenz´sche Regel:I₂und I₁sind entgegengesetzt orientiert Knotenregel (1. Kirchhoffscher Satz): I₁I₂I_G0

Masche

(18)

2 0

2 1 12 2

2I j M I R I R_GI_Gj L_GI_G L

j   L.…...Induktivität

M…...Gegeninduktivität I ...….Strom

R……Widerstand k.…...Koppelfaktor ω…...Kreisfrequenz j…….imaginäre Einheit

) (

12 12 2 2

2 R j L M

M L j R I I

G G G





 



 Maschenregel (2. Kirchhoffscher Satz):

Berechnung

2 0

2 12 2 12 2

2I j M I j M I_GR I R_GI_Gj L_GI_G L

j   

Knotenregel liefert: I₁I₂I_G

Eingesetzt ergibt das:

Nun lassen sich 2 Fälle unterscheiden.

2 2 2 12 2 2

12 I R I j L I j L I j M I R I

M

j  _G _G _G  _G _G       

Damit ist auch die Störabstrahlung gering!

Fallunterscheidung

Ergebnis: Strom teilt sich im Verhältnis der Widerstände.

2

12 k L

M  

DC bzw. Frequenz klein => jωL << R:

G G

R R I

I ₂

2



Frequenz groß => R << jωL:

Mit:

Ergebnis: Bei maximaler Verkopplung (k = 1) fließt kein Strom im Masserückleiter.

[Das gilt selbst dann, wenn der direkte Rückstrompfad eine Impedanz = 0 Ohm aufweist!]

Annahme 3: LG<< gegenüber M12 und L2weil Leitung sehr kurz => LGvernachlässigbar

Wenn k=1:

12 12 2

2 L M

M L I I

G G



 

k k L k

L k L M

M L I

I_G  



 

  1

2 2 2 12

12 2 2

1 0

2

 

 I

k

I_G k ^{Und damit:}I₁I₂

(19)

Multilayer Layout Struktur

 

Beim Routing ist darauf zu achten, dass die Signalleitung nicht über einen Schlitz in der Massefläche geführt wird. Dadurch würde eine Rahmenantenne (schraffierte Fläche A) aufgespannt, die zu Störabstrahlung führt.

GND-Power-System mit Schlitz in der Ground-Plane:

richtiges Design fehlerhaftes Design

PCB

GND

PCB

GND

IC IC

Fläche A

SEMCAD X Simulationsmodell

Massefläche mit Schlitz

Schlitz in Massefläche kann abgestrahlte Leistung massiv erhöhen!

Rückstrom auf Massefläche bei 500 MHz simuliert:

mit Schlitz ohne Schlitz

(20)

Mit Schlitz Schlitz mit 1nF überbrückt

Schlitz mit C überbrückt

Rückstrom auf Massefläche bei 500 MHz simuliert:

Überbrückung des Schlitzes mit Kapazität verringert die Abstrahlung!

Erkenntnisse

Proximity Effekt (Nachbarschaftseffekt)



Rückströme nehmen bei niedrigen Frequenzen den Weg des

geringsten Widerstandes, bei ausreichend hohen Frequenzen aber den Weg der geringsten Impedanz.



Grund dafür: gute Kopplung zwischen GND und Leitung!



Dadurch fällt die aufgespannte Leiterschleife sehr klein aus (vorausgesetzt der PCB-Designer baut keine Hindernisse ein!)



Je höher die Frequenz desto konzentrierter der Strom unter der Hinleitung.



Optimaler Fluss des Rückstroms ist nur dann möglich, wenn

Flächenlagen für GND und Power verwendet werden => MULTILAYER



Ein Schlitz in der Massefläche kann die abgestrahlte Leistung massiv

erhöhen, wenn eine Signalleitung über den Schlitz geführt wird.

(21)

Inhalt

1.3 EMV-gerechtes PCB-, Schaltungs- und Gerätedesign

1.3.1 PCB-Design

 Schaltvorgänge und Abblockung

 Ground Bounce und On-Chip-Decoupling

 Proximity Effekt

 Designrichtlinien für Multilayer-Boards

 Zusammenfassung und Literatur

 Anhang: Entwicklungsbegleitende PCB-Analyse

Multilayerprints

2-seitige Printplatte versus Mulitlayer Board: Wie soll man entscheiden?



Multilayer Boards bieten, verglichen mit 2-seitigen-Printplatten, viele Vorteile in Hinblick auf das EMV-Verhalten.



Ein sorgfältiges Abwägen zwischen den geringeren Kosten einer 2-seitigen-Leiterplatte und zusätzlichen Filterbauelementen im Vergleich zu den höheren Kosten eines Multilayer-Boards ohne zusätzliche Filterbauelemente ist erforderlich.



4-, 6-, 8- bis 12-Lagen Prints werden am Häufigsten verwendet. Auch eine

höhere Anzahl an Lagen ist technisch realisierbar (bis 24 sind üblich,

auch mehr sind möglich). Mit steigender Lagenanzahl steigt der

Herstellungspreis der Platine.

(22)

Lagenaufbau

Bei Multilayer Boards wird üblicherweise eine Lage als GROUND und eine andere als POWER verwendet. Damit lässt sich ein niederimpedantes GND/Power-System aufbauen.

Dünne Laminate zwischen Vcc und GND vergrößern die Flächenkapazität.

Teilung der Vcc-Plane ist grundsätzlich möglich, aber Vorsicht beim Routing ist geboten, damit keine SIG-Leitung über den Trennschlitz geführt wird!

Vcc1 GND SIG1

SIG2

Top Layer

Bottom Layer Prepregs FR4 Innenlage Prepregs Vcc2

Cu - Schichten Stütz-Cs IC

IC

GND/Vcc Stromversorgungssystem:



Muss die Leistung für die Umladevorgänge bereitstellen können (Stützung).



Dies ist nur durch breitbandig niederimpedante Ausführung erzielbar (Vcc Schwankung ±x% zulässig).



Eine solche niedrige Impedanz kann nur mit homogener, flächiger Ausführung erreicht werden => Längsimpedanzen und daher Spannungsabfälle an diesen Impedanzen werden kleiner.



Stützung: Der Wellenleiter* kann wegen geringem Induktivitätsbelag (niedriger Wellenwiderstand) die benötigte Ladung ohne Verzögerung bereitstellen (Kondensatorgruppe ist zu langsam!)



Absorption: Durch geringen Lagenabstand (= größere Verluste) wird die elektromagnetische Störenergie im Stromversorgungssystem vernichtet =>

geringere Störabstrahlung

*) Zu beachten: Mulitlayer ist ein Wellenleiter, kein „Kondensator“!

EMV-Designrichtlinien

für Mulitlayerboards ⁽¹⁾

(23)

GND/Vcc Wellenleiter:



Muss einen geringen Lagenabstand aufweisen (<120 µm, ideal 50 µm ) um niedrige Impedanz (hohe Kapazität) zu haben.



Wellenleiter (leerlaufend) wird bei niedriger Frequenz hochohmig (verteilter Kondensator).



Daher sind passende Stützkondensatoren erforderlich, die das GND/Vcc- System auch dort niederimpedant machen (breitbandige resonanzfreie Ausführung).



Induktivität der Abblock-Cs bildet mit Leiterplatten-C eine Parallelresonanz aus => besser Kondensatorgruppen verwenden



Oberhalb der Parallelresonanzfrequenz bestimmt ausschließlich das Verhalten der Leiterplatte die Abblockung.

EMV-Designrichtlinien für Mulitlayerboards ⁽²⁾

Beispiele für 4-lagigen Boardaufbau

Vcc GND SIG1 SIG2

Vcc GND SIG1

SIG2

 2 Signallagen und 1 Spannungsebene.

 SIG1-Layer hat keinen benachbarten Flächenlayer der die Rückströme führt 

 X-Talk zwischen SIG1 und SIG 2 =>

orthogonal routen!

 Geringer GND/Vcc Lagenabstand 

 Jeder SIG-Layer hat einen benachbarten Flächenlayer der die Rückströme führt 

 Kein X-Talk zwischen SIG1 und SIG 2 

(24)

Beispiel 1 für 6-lagigen Boardaufbau

Vcc GND SIG2

 4 Signallagen aber nur 1 Spannungsebene.

 Nicht jede SIG-Lage hat benachbarte Flächenlage die die Rückströme führt 

 X-Talk zwischen SIG1 und SIG2 sowie zwischen SIG3 und SIG4 

 Vcc-Plane ist Fächenbezug für SIG3 =>

darf nicht geteilt werden, weil problematisch wenn Leitung über Trennschlitz führt => damit keine zweite Spannungsebene möglich 

SIG4 SIG3 SIG1

Beispiel 2 für 6-lagigen Boardaufbau

Vcc GND SIG1

SIG4

 Großer GND/Vcc Lagenabstand mit dazwischenliegenden Signallagen, damit ist die GND/Vcc Impedanz zu groß 

 X-Talk der inneren Lagen =>

orthogonal routen

 Jeder SIG-Layer hat benachbarten Flächenlayer der die Rückströme führt 

 Innere Signallagen sind durch GND und Vcc Flächenlagen geschirmt 

SIG2

SIG3

(25)

Beispiel 3 für 6-lagigen Boardaufbau

Vcc1 GND SIG1

SIG2 Vcc2 GND

 2 Signallagen und 2 Spannungsebenen.

 Geringe GND/Vcc Lagenabstände realisiert 

 Lange Vias beim Umsteigen von SIG1 auf SIG2 => ungünstig bei schnellen Signalleitungen 

 Keine geschirmte Signallage 

 Parallelschaltung der GND-Layer verringert GND Impedanz weiter. 

Beispiel 1 für 8-lagigen Boardaufbau

Vcc1 GND SIG1

SIG2

Vcc2 GND SIG3

SIG4

 X-Talk zwischen SIG2 und SIG 3 =>

orthogonal routen!

 SIG2 und SIG3 sind geschirmt => für schnelle Sigalleitungen und/oder Taktleitungen verwenden

 Vcc-Planes sind Fächenbezug für SIG2 und SIG3 => nicht teilen!

(26)

Beispiel 2 für 8-lagigen Boardaufbau

Vcc1 GND SIG1 SIG2

Vcc2 GND

GND SIG3

 Kein X-Talk zwischen SIG 1 und SIG2 

 SIG1-GND-SIG2 sehr gut für High- Speed-Signale, weil kurze Vias (optimal sind impedanzkontrollierte Vias) 

 Benötigt man 4 Spannungsebenen, so kann man die Vcc-Planes teilen. 

 Nur 1 geschirmte SIG-Lage 

 Umsteigen von SIG2 auf SIG3 führt durch beide Versogungsspannungs-Ebenen 

Beispiel 1 für 10-lagigen Boardaufbau

Vcc GND SIG1 SIG2 GND

GND SIG5 SIG6

 6 Signallagen aber nur 1 Spannungsebene. 

 4 geschirmte Signallagen 

 Vcc-Plane nicht teilen , weil Flächenbezug.

 2 mal SIG-GND-SIG verfügbar für High- Speed-Signale 

 X-Talk zwischen SIG2 und SIG3 sowie SIG4 und SIG5 => orthogonal routen!

SIG3

SIG4

(27)

Beispiel 2 für 10-lagigen Boardaufbau

Vcc1 GND SIG1 SIG2

Vcc2 GND GND

GND SIG3 SIG4

 Kein X-Talk zwischen SIG-Layers 

 2 mal SIG-GND-SIG verfügbar für High- Speed-Signale 

 Benötigt man 4 Spannungsebenen, so kann man die Vcc-Planes teilen. 

 2 geschirmte Signallagen 

**Zusammenfassung Regeln für den Lagenaufbau*:**



Flächige GND und Vcc Lagen verwenden.



GND/Vcc Lagenabstand soll <120 µm sein (ideal 50 µm), damit der Wellenwiderstand klein ist.



Zu jedem Signallayer muss es einen benachbarten Flächenlayer (GND oder Vcc) geben, der die Rückströme führt.



GND-Layer mit Durchkontaktierungen parallel schalten (Faustregel: alle 10 mm).



GND-Flächen nicht teilen (analog, digital) sondern Aufteilung über Bauteilplatzierung und Routing.



Symmetrischer Lagenaufbau, damit Verwindung minimiert wird.



Core (Innenlagen) und Prepreg Lagen wechseln sich ab.

Multilayer Designregeln

*) Für weitere Details siehe Literatur Franz (2008) und Dirks (2011).

(28)

Rückstrom ohne Lagenwechsel

⁽¹⁾

Der Rückstrom fließt über die Massefläche zurück.

Er nimmt dabei, bei hohen Frequenzen, den Weg der geringsten Impedanz.

Dies ist meist der Weg bei dem die geringste Schleifenfläche aufgespannt wird => der Strom fließt unmittelbar unter dem Hinstrom zurück!

Vcc GND SIG1

SIG2

IC IC

Rückstrom ohne Lagenwechsel

⁽²⁾

Signallayer 1

Massefläche (GND)

Vcc-Layer

Signallayer 2

Rückstrom fließt in der Massefläche.

Massefläche

Quelle: Lamedschwandner, Cecil, EMV-Fachtagung 2012

(29)

Rückstrom bei Lagenwechsel

⁽¹⁾

GND und Vcc Plane sind kapazitiv verkoppelt (Verschiebungsstrom) => impedanzarmer Übergang zwischen GND und Vcc ist gefordert (= geringer Abstand zwischen den beiden Flächen).

Rückstrom nimmt bei hohen Frequenzen den Weg der geringsten Impedanz (= kleinste Schleifenfläche). Damit wird Vcc-Plane zum Flächenbezug für SIG2. Der Rückstrom fließt als dielektrischer Verschiebungsstrom in der Umgebung der Vias und in der nächstgelegenen Flächenlage.

Vcc GND SIG1

SIG2

IC Vias IC

Rückstrom bei Lagenwechsel

⁽²⁾

Rückstrom fließt auch über die

Vcc-Flächenlage

Massefläche

(30)

Massefläche (GND) Massefläche außen

Massefläche innen

Stromfluss im GND-Layer

Rückstrom bei Lagenwechsel

⁽³⁾

Vcc-Layer Vcc-Layer außen

Vcc-Layer innen

Stromfluss im Vcc-Layer

Rückstrom bei Lagenwechsel

⁽⁴⁾

(31)

Rückstrom bei Lagenwechsel

⁽⁵⁾

Bei Signaldurchführung durch GND und Vcc Plane breitet sich eine EM-Welle zwischen den Flächen aus, die in radialer Richtung vom Via weg läuft. Es wird sozusagen eine EM-Welle in den GND/Vcc-Wellenleiter eingespeist.

Diese führt an den Kanten zu Abstrahlung bzw. wird reflektiert und bewirkt Resonanzen in der GND/Vcc-Struktur.

Geringer Abstand zwischen GND und Vcc führt zu kleinerer Impedanz und zu größeren Verlusten. Die EM-Welle wird bedämpft => geringere Störabstrahlung an den Kanten!

Vcc GND SIG1

SIG2

IC Vias IC

E-Feld mit Lagenwechsel E-Feld ohne Lagenwechsel

Durch den Lagenwechsel erhöht sich die vom PCB abgestrahlte Leistung!

Rückstrom bei Lagenwechsel

⁽⁶⁾

(32)

Inhalt

1.3 EMV-gerechtes PCB-, Schaltungs- und Gerätedesign

1.3.1 PCB-Design

 Schaltvorgänge und Abblockung

 Ground Bounce und On-Chip-Decoupling

 Proximity Effekt

 Designrichtlinien für Multilayer-Boards

 Zusammenfassung und Literatur

 Anhang: Entwicklungsbegleitende PCB-Analyse

Zusammenfassung

Besondere Beachtung beim PCB-Design



ist der Masseführung am Print bzw. dem Lagenaufbau zu schenken.



Die Masse bzw. das GND/Power-System soll möglichst niederimpedant d.h. flächig (Multilayer) aufgebaut sein, sodass



jedem Signalleiter (Hinstrom) eine benachbarte Massefläche bzw.

Flächenlage (Rückstrom) zur Verfügung steht.



Damit lassen sich Leiterschleifen (Rahmenantennen) am Print vermeiden!

Designziel



ist die Realisierung einer möglichst geringen Störabstrahlung und einer

möglichst hohen Störfestigkeit.

(33)

Literatur (1)

Dirks, Chr. und Dirks, N. (2011): „EMV von Leiterplatten II und III“, Seminarreihe EMV Praxis, Dirks Compliance Consulting

Franz, J. (2008): „Störungssicherer Aufbau elektronischer Schaltungen“, Vieweg + Teubner Verlag, 3. Auflage 2008, ISBN 978-3-8351-0236-1

Goedbloed, J. J. (1990): “Elektromagnetische Verträglichkeit - Analyse und Behebung von Störproblemen”, Pflaum Verlag, München, ISBN 3-7905-0672-9

Gonschorek, K. H. und Singer, H. (1992): „Elektromagnetische Verträglichkeit“, Teubner Verlag, Stuttgart, ISBN 3-519-06144-9

Gonschorek, K. H. (2005): „EMV für Geräteentwickler und Systemintegratoren“, 2005, Springer Verlag, Berlin Heidelberg, ISBN 978-3-540-23436-3

Hartl, H.; Krasser, E.; Pribyl, W.; Söser, P.; Winkler, G. (2008): „Elektronische Schaltungstechnik“, Pearson Education, München, ISBN 978-3-8273-7321-2 Infineon (2005): EMC Design Guideline for TC1796 (32-Bit) Microcontroller Board

Layout, Application Note AP32086, Infineon Technologies

Infineon (2016): EMC and System-ESD Design Guidelines for Board Layout, Application Note AP24026, Infineon Technologies

Literatur (2)

Lamedschwandner, K.; Cecil, S. (2012): ”Der Proximity Effekt und seine

Auswirkungen für das EMV-gerechte Gerätedesign”, 10. EMV Fachtagung EMV, Campus Seibersdorf, 14.-15. März 2012, Proceedings OVE Schriftenreihe Nr. 62, S. 203-227, ISBN 978-3-85133-069-4

Mardiguian, M. (2001): „Controlling Radiated Emissions By Design“, 2nd ed., Kluwer Academic Publishers, Norwell, Massachusetts, ISBN 0-7923-7978-0

Ostermann, T. (2004): „Schaltungsentwurf mit Schwerpunkt robustes IC Design“, Rhombos-Verlag, Berlin, ISBN 3-937231-11-0

Ott, H. W. (2009): “Electromagnetic Compatibility Engineering”, John Wiley & Sons, Inc., Hoboken, New Jersey, ISBN: 978-0-470-18930-6; (earlier ed. published under title: „Noise Reduction Techniques in Electronic Systems“, 2nd ed., Wiley, 1988)

Paul, C. R. (2006): „Introduction to Electromagnetic Compatibility“, 2nd ed., John Wiley & Sons, Inc., Hoboken, New Jersey, ISBN-13: 978-0-471-75500-5 Weston, D. A. (2001): Electromagnetic Compatibility – Principles and Applications,

2nd ed., Dekker, New York

(34)

Inhalt

1.3 EMV-gerechtes PCB-, Schaltungs- und Gerätedesign

1.3.1 PCB-Design

 Schaltvorgänge und Abblockung

 Ground Bounce und On-Chip-Decoupling

 Proximity Effekt

 Designrichtlinien für Multilayer-Boards

 Zusammenfassung und Literatur

 Anhang: Entwicklungsbegleitende PCB-Analyse

Anhang

Entwicklungsbegleitende Analysemethoden für PCBs

(35)

Nahfeldscanner (EMV-PZ-Seibersdorf):



Scanner ist ca. DIN A4 groß



Matrix mit 32 x 40 = 1280 kleinen H-Feld-Sonden



ca. 7 mm Auflösung



Frequenzbereich: 50 kHz – 4 GHz

Analysemessverfahren

Miniaturfeldsonde (EMV-PZ-Seibersdorf):



passive H-Feld-Sonde



sehr kleiner Sondenkopf



ca. 1 mm Auflösung



Frequenzbereich: 30 MHz – 3 GHz

5 cm

Treiberschaltung - Emissionsmessung

Scannerboard

Max Hold 30 – 1000 MHz

gesamte Fläche

Absorberhalle

Max Hold 30 – 1000 MHz

alle 4 Richtungen

(1 m Messabstand da sonst Pegel zu gering, keine Ground Plane, nicht normgerecht)

(36)

Nahfeldmessung des PCBs am Scanner

MaxHold über Frequenz

Spatial Scan Treiberprint, Vergleich 1 MHz (links) mit 5 MHz (rechts):

40-45 dBµV

Aus Scannnervisualisierung lässt sich ein Pegelunterschied von ca. 10 dB erkennen.

30-35 dBµV

Spectral Scan Treiberprint, 5 MHz:

40 dBµV Treiberausgang

30 dBµV Schmitt Trigger

5 MHz Hüllkurve (HK) - Scanner

Nahfeldmessung des PCBs

am Scanner

(37)

14dB 14dB

5 MHz HK-Scanner

1 MHz HK-Scanner

Spectral Scan Treiberprint, 1 MHz (Faktor 5 = 14 dB):

Nahfeldmessung des PCBs am Scanner

-10 -5 0 5 10 15 20 25 30 35 40 45 50 55 60

30 100 200 300 400 500 600 700 800 900 1000

Level in dBµV/m

Frequency in MHz

5 MHz HK-Absorberhalle (AH)

Treiberprint, 5 MHz, H-Pol. = worst case, lin.skaliert:

Fernfeldmessung des PCBs in FAR

Zu beachten: Obwohl die höchsten Scannerpegel bei 30MHz gemessen wurden,

Maxima bei 350 und 1000 MHz

5 MHz Messergebnis-AH

(38)

Autor: Kurt Lamedschwandner -10

-5 0 5 10 15 20 25 30 35 40 45 50 55 60

30 100 200 300 400 500 600 700 800 900 1000

Level in dBµV/m

Frequency in MHz

Treiberprint, 1 MHz Taktfrequenz, H-Polarisation:

5 MHz HK-AH

Fernfeldmessung des PCBs in FAR

1 MHz HK-AH 1 MHz Messergebnis-AH

5 MHz – HK - Sonde

Treiberprint, 5 MHz Takt, Max-Hold ganzer Print:

Nahfeldmessung des PCBs

mit Sonde

(39)

14dB 14dB

Nahfeldmessung des PCBs mit Sonde

Treiberprint, 1 MHz Takt (Faktor 5 = 14 dB):

Ergebnisse von Sonde und Scanner haben ähnlichen Frequenzgang, Sonde liefert höheren Pegel wegen geringerem Abstand.

Danke für Ihre Aufmerksamkeit!

Dipl.-Ing. Dr. techn. Kurt Lamedschwandner, M.B.A.

T +43 50 550-2805, F +43 50 550-2881

kurt.lamedschwandner@seibersdorf-laboratories.at

Dipl.-Ing. Stefan Cecil

T +43 50 550-3138, F +43 50 550-2881 stefan.cecil@seibersdorf-laboratories.at

Seibersdorf Labor GmbH, 2444 Seibersdorf, Austria www.seibersdorf-laboratories.at

Elektromagnetische Felder und Wellen Bakkalaureatsvertiefung VU 389.143