Kapitel 3

(1)

Hochschule Karlsruhe w University of Applied Sciences w Fakultät für Informatik

Prof. Dr. Dirk W. Hoffmann

!

Kapitel 3

! Schaltnetze

(2)

3.

Technische Informatik I • Hochschule Karlsruhe • Prof. Dr. D. W. Hoffmann

Logikgatter

DIN (neu) DIN (alt)

US

DIN (neu) DIN (alt)

US

A N D -V erknüpfung O R-V erknüpfung X O R-V erknüpfung

N O T-V erknüpfung N A N D -V erknüpfung N O R-V erknüpfung

2

(3)

3.

Beispiel

§ Beispiel: Paritätsfunktion

!

§ Eigenschaften

§ Eingänge: x

₁

, x

₂

, x

₃

, x

₄

§ Ausgänge: y

§ Gatter: 3 × XOR

§ Stufen: 2

§ Allgemeines Schema

=1

=1 x

₂

y

x

₁

x

₄

x

₃

=1

3

x_n x₂

y₁ y₂ x₁

y_m

... ...

y₁ = f₁(x₁,x₂, . . . ,x_n) y₂ = f₂(x₁,x₂, . . . ,xn)

. . .

ym = fm(x₁,x₂, . . . ,xn)

Abbildung 5.21: Das Prinzip der funk- tionalen Schaltungsdarstellung. Jedes Aus- gangssignal wird durch eine separate boolesche Funktion beschrieben.

x₁ x₂ x₃ x₄

≥1 y

=1

&

Abbildung 5.22: Eine Rekonvergenz entsteht, indem sich eine Signalleitung ver-

5.3 Formelsynthese 161

5.3 Formelsynthese

In den vorherigen Abschnitten haben wir uns damit befasst, eine boolesche Funktion ohne große Umwege in ein Schaltnetz zu übersetzen. In diesem Abschnitt wollen wir den umgekehrten Weg beschreiten und uns mit den Möglichkeiten beschäftigen, ein vorgegebenes Schaltnetz in eine boolesche Funktion zu überführen. Auch hier bieten sich uns mehrere Wege, die wir im Folgenden zusammen mit ihren jeweiligen Vor- und Nachteilen kennen lernen werden.

5.3.1 Funktionale Formelsynthese

Für die folgenden Betrachtungen sei ein beliebiges Schaltnetz mit den Eingangssignalen x

₁

, . . . , x

_n

und den Ausgangssignalen y

₁

, . . . , y

_m

gegeben. Eine funktionale Darstellung des Schaltnetzes erhalten wir, indem wir für jedes Ausgangssignal, wie in Abbildung 5.21 gezeigt, eine boolesche Funktion aufstellen, die die Werte der Eingangssignale

x

₁

, . . . , x

_n

auf den Wert des entsprechenden Ausgangssignals y

_i

abbil-

det.

Bei der Übersetzung eines Schaltnetzes in eine boolesche Funktion ma- chen uns vor allem Rekonvergenzen Probleme. Eine Rekonvergenz entsteht durch die Verzweigung einer Signalleitung am Ausgang eines Gat- ters und die spätere Zusammenführung an den Eingängen eines weite- ren Gatters.

Abbildung 5.22 zeigt ein Beispiel eines rekonvergenten Schaltnetzes.

Die Ausgangsleitung spaltet sich am Ausgang des XOR-Gatters auf und dient beiden UND-Gattern gleichermaßen als Eingangssignal. Die Re- konvergenz entsteht durch die erneute Zusammenführung der beiden Si- gnalwege an den Eingängen des finalen ODER-Gatters. Rekonvergente Schaltungen können wir nicht eins zu eins in einen booleschen Aus- druck überführen. Der Grund hierfür liegt in der Baumstruktur boole- scher Ausdrücke, die sich direkt aus dem rekursiven Konstruktionssche- ma ergibt. Graphentheoretisch betrachtet erzeugt jede Schaltnetzrekon- vergenz eine Maschenstruktur, die sich folgerichtig nicht mehr direkt auf einen booleschen Ausdruck abbilden lässt.

Die einfachste Möglichkeit, die Rekonvergenzproblematik in den Griff

zu bekommen, besteht im vollständigen Ausrollen des Strukturgraphen.

(4)

3.

Beispiel

§ Beispiel: Paritätsfunktion

!

§ Eigenschaften

§ Eingänge: x

₁

, x

₂

, x

₃

, x

₄

§ Ausgänge: y

§ Gatter: 3 × XOR

§ Stufen: 2

=1

=1 x

₂

y

x

₁

x

₄

x

₃

=1

x x x x y

0

0 0 0 0 0

1

0 0 0 1 1

2

0 0 1 0 1

3

0 0 1 1 0

4

0 1 0 0 1

5

0 1 0 1 0

6

0 1 1 0 0

7

0 1 1 1 1

8

1 0 0 0 1

9

1 0 0 1 0

10

1 0 1 0 0

11

1 0 1 1 1

12

1 1 0 0 0

13

1 1 0 1 1

14

1 1 1 0 1

15

1 1 1 1 0

4

§ Wahrheitstabelle

(5)

3.

Darstellung in VHDL

§ Beispiel: Paritätsfunktion

with bit_vector'(x4,x3,x2,x1)   select

y <= '0' when "0000", '1' when "0001", '1' when "0010", '0' when "0011", '1' when "0100", '0' when "0101", '0' when "0110", '1' when "0111", '1' when "1000", '0' when "1001", '0' when "1010", '1' when "1011", '0' when "1100", '1' when "1101", '1' when "1110", '0' when "1111";

5

x x x x y

0

0 0 0 0 0

1

0 0 0 1 1

2

0 0 1 0 1

3

0 0 1 1 0

4

0 1 0 0 1

5

0 1 0 1 0

6

0 1 1 0 0

7

0 1 1 1 1

8

1 0 0 0 1

9

1 0 0 1 0

10

1 0 1 0 0

11

1 0 1 1 1

12

1 1 0 0 0

13

1 1 0 1 1

14

1 1 1 0 1

15

1 1 1 1 0

§ Wahrheitstabelle

(6)

3.

Optimierte Darstellung in VHDL

§ Beispiel: Paritätsfunktion

architecture demo of fktab is begin

!

end demo;

entity fktab is

port(x4,x3,x2,x1:in std_logic;

y:out std_logic);

end;

with bit_vector'(x4,x3,x2,x1) select

y <= '1' when "0001", '1' when "0010", '1' when "0100", '1' when "0111", '1' when "1000", '1' when "1011", '1' when "1101", '1' when "1110", '0' when others;

6

x x x x y

0

0 0 0 0 0

1

0 0 0 1 1

2

0 0 1 0 1

3

0 0 1 1 0

4

0 1 0 0 1

5

0 1 0 1 0

6

0 1 1 0 0

7

0 1 1 1 1

8

1 0 0 0 1

9

1 0 0 1 0

10

1 0 1 0 0

11

1 0 1 1 1

12

1 1 0 0 0

13

1 1 0 1 1

14

1 1 1 0 1

15

1 1 1 1 0

§ Wahrheitstabelle

(7)

3.

Ausnützen von Redundanz

§ Aufgabe

§ Gesucht ist eine Schaltung mit 4 Eingangsleitungen x

1

, x

2

, x

3

, x

4

und einer Ausgangsleitung y. Die Schaltung soll für eine BCD-Ziffer bestimmen, ob diese ungerade (y=1) oder gerade ist (y=0).

7

with bit_vector'(x4,x3,x2,x1) select

y <= '0' when "0000",

'1' when "0001",

'0' when "0010",

'1' when "0011",

'0' when "0100",

'1' when "0101",

'0' when "0110",

'1' when "0111",

'0' when "1000",

'1' when "1001",

'-' when others;

(8)

3.

Normalformen (Beispiel)

x x x y

0

0 0 0 0

1

0 0 1 1

2

0 1 0 1

3

0 1 1 0

4

1 0 0 1

5

1 0 1 0

6

1 1 0 0

7

1 1 1 1

8

(9)

3.

Normalformen (Allgemeine Form)

!

§ Allgemeine Form

!

§ E = Einsmenge von f

§ Jeder Minterm hat die Form (L

_n

∧ … ∧ L

₁

) L

_i

∈ { x

_i

, ¬ x

_i

}

§ Jedes L

_i

heißt ein Literal von f

!

§ Abkürzungen

§ DNF (Disjunktive Normalform)

§ SOP (Sum of products)

!

§ Allgemeine Form

!

§ N = Nullmenge von f

§ Jeder Maxterm hat die Form (L

_n

∨ … ∨ L

₁

) L

_i

∈ { x

_i

, ¬ x

_i

}

§ Jedes L

_i

heißt ein Literal von f

§

§ Abkürzungen

§ KNF (Konjunktive Normalform)

§ POS (Product of sums)

∨ ^Minterm

^e

e ∈ E _n ∧ _∈ _N ^Maxterm

ⁿ

Gegeben: Boolesche Funktion f(x

_n

, ..., x

₃

, x

₂

, x

₁

)

Kanonische disjunktive Normalform

9

Kanonische konjunktive Normalform

(10)

3.

Übergang zur Hardware

y = (x

₁

∧ ¬x

₂

∧ ¬x

₃

) ∨ (¬x

₁

∧ x

₂

∧ ¬x

₃

) ∨ (¬x

₁

∧ ¬x

₂

∧ x

₃

) ∨ (x

₁

∧ x

₂

∧ x

₃

)

Jede Gleichung lässt sich 1:1 in Hardware umsetzen

10

≥1

&

x

₁

x

₂

x

₃

y

≥1

&

≥1

x

₁

x

₂

x

₃

y

&

y = (x

₁

∨ x

₂

∨ x

₃

) ∧

(¬x

₁

∨ ¬x

₂

∨ x

₃

) ∧  

(¬x

₁

∨ x

₂

∨ ¬x

₃

) ∧

(x

₁

∨ ¬x

₂

∨ ¬x

₃

)