• Keine Ergebnisse gefunden

Neuere Entwicklungen in der Informationstechnologie

N/A
N/A
Protected

Academic year: 2022

Aktie "Neuere Entwicklungen in der Informationstechnologie"

Copied!
1
0
0

Wird geladen.... (Jetzt Volltext ansehen)

Volltext

(1)

BERGISCHE UNIVERSIT ¨AT GESAMTHOCHSCHULE WUPPERTAL

GAUSS-STRASSE 20 42097 WUPPERTAL (Korrespondenzanschrift) 42119 WUPPERTAL (Lieferanschrift) TELEX 8 592 262 bughw TELEFAX (0202) 439-2901 TELEFON (0202) 439-1

Fachbereich 7

MATHEMATIK

Prof. Dr. Hans-J ¨urgen Buhl Praktische Informatik / Numerik

e-mail: Juergen.Buhl@math.uni-wuppertal.de

Neuere Entwicklungen in der Informationstechnologie

(Einf¨ uhrung in die Wirtschaftsinformatik II)

SS 2000 – ¨ Ubungsblatt 2 25. April 2000

Bearbeitungstermin: 2. Mai 2000

Aufgabe 1. Adressierungsmodi des 80x86

Wie lauten die Adressierungsarten der unter a.) bis f.) aufgef¨uhrten Befehle des 80286?

a.) MOV AX,0FFFFH b.) MOV DL,AL c.) MOV AX,MYDATA c.) MOV AX,[BX]

d.) MOV AL,[BX]+4 e.) MOV AX,MYDATA[SI]

f.) MOV AX,ELEMENT[BX][DI]

Stellen Sie diese jeweils in einer kleinen Graphik dar (beteiligte Regi- ster, Speicherinhalte, . . . )!

Aufgabe 2. Fortsetzung von Aufgabe 1 (Minimierung der semantischen L¨ucke) Nennen Sie typische Pascal-Sprachkonstrukte, die von den in Aufgabe 1 genannten Adressierungsarten Gebrauch machen.

Aufgabe 3. Decoder vs. Microcode Diskutieren Sie CPU’s mit

”reinem“ Hardware-Decoder (ohne Mi- kroprogramm), und vergleichen Sie sie mit mikro- oder gar nano- programmierten CPU’s.

1

Referenzen

ÄHNLICHE DOKUMENTE

Integer Execution Unit (IEU) Data Cache Load Queue Store Queue Load Store Unit (LSU). External Cache RAM Memory Managment

Der hohe Preis von solchen Servern ist jedoch nicht immer akzeptabel, so daß zur Zeit an verteilten Betriebssystemen gearbeitet wird, die mehrere billigere PCs oder Workstations

Integer Execution Unit (IEU) Data Cache Load Queue Store Queue Load Store Unit (LSU). External Cache RAM Memory Managment

Dadurch kann eine weitere CPU (ein weiterer Thread) schon wieder Daten trans- ferieren, obwohl die erste CPU ihren Transfer noch nicht abgeschlossen hat... Bemerkung:

Erkl¨ aren Sie exemplarisch die Aufgabe des Steuerbusses bei der Koor- dinierung des Datenverkehrs auf dem Adreß- und Datenbus.

Funktionalit¨ aten bereit, die im Maschi- nencode nicht verf¨ ugbar sind:. MOV AH,5

Warum wird ein Registerstack statt einer großen Menge direkt an- sprechbarer Register in RISC-CPU’s genutzt?.

Weshalb ist bei i486/DX2 beziehungsweise DX4 Rechnersystemen ein ausreichend dimensionierter Cache notwendig.. Was ist der Unterschied zwischen prim¨ arem und sekund¨