Data processing device and its method of operation

esp@cenet document view _Page

₁

_of

₁

Data processing device and its method of operation

Patentnumber:

Publicationdate:

Inventor:

Applicant:

Classification:

-international:

-eurOpean:

Applicationnumber:

Prioritynumber(s):

EP1115094 2001-07-11

HASS WOLFGANG

^(DE);

WILLE THOMAS DR (DE) PHILIPS CORP INTELLECTUAL PTY

(DE);

KONINKL

PHILIPS ELECTRONICS NV (NL)

G07F7/10; G06K1 9/073 G07F7/10D12

EP20000204705 20001222 DE20001 000503 20000108

Alsopublishedas:

g ^{JP2001 230771}

^(A)

f| DE1 0000503

(A1)

Abstract of

EP1

1 1

5094

During a

cryptographic operation inthe integrated circuitat least

two

processors,

CPU

or co-

processors

are

used

in parallel at

same

time.

Single current

paths can no

longer

be

reconstructed

as

current

paths

ofthe

two

parallel operating

processors add

together,

so

differential

power

analysis

cannot be

used.

Smart card

orchip

card

contains

data processing

circuitrywith

CPU

or

co-processor

(10), co-

processor

_(12),with divider (18)

between processors and data

input(14). Divider divides cryptographic operation intofirst

and second

part operations (20,22) with

random

input(24)to

feed data

partsto theprocessors.

During

the

cryptographic operation the

two processors operate

inparallelat

same

time. Single current

paths can no

longer

be

reconstructed

as

current

paths

ofthe

two

paralleloperating

processors add

together,

so

differential

power

analysis

cannot be

used.

Data

supplied

from

the

esp@cenet database

^-

Worldwide

http://v3.espacenet.com/textdoc?DB=EPODOC&IDX=EPl

1

15094 2/14/2004

(19)

J Europaisches Patentamt European

Patent Office Office

europeen des

brevets

(12)

(43) Veroffentlichungstag:

11.07.2001 Patentblatt2001/28

(H) EP 1 115 094 A2

EUROPAISCHE PATENTANMELDUNG

(51)

mt

ci.7_:

G07F 7/10, G06K 19/073

(21)

Anmeldenummer: 00204705.8

(22) Anmeldetag: 22.12.2000

(84)

Benannte

Vertragsstaaten:

AT BE CH CY DE DK ES

Fl

FR GB GR

IEITLI

LU MC NL PTSE TR

Benannte

Erstreckungsstaaten:

AL

LT

LV MK RO

SI

(30) ^Prioritat:08.01.2000

DE 10000503

(71) Anmelder:

• PhilipsCorporateIntellectual Property

GmbH

52064 Aachen

(DE)

Benannte

Vertragsstaaten:

DE

Koninklijke PhilipsElectronics N.V.

5621

BA Eindhoven

(NL)

Benannte

Vertragsstaaten:

FR GB

(72) ^Erfinder:

• Wilie,

Thomas,

Dr.,c/o PhilipsCorporate

52064 Aachen

(DE)

•

Hass, Wolfgang,

c/o Philips

Corporate 52064 Aachen

(DE)

(74) Vertreter:Volmer,

Georg,

Dipl.-lng. et al Philips

Corporate

Intellectual Property

GmbH, Habsburgerallee

11

52064 Aachen

(DE)

(54)

Datenverarbeitungseinrichtung und Verfahren zu dessen Betrieb

(57) Die vorliegende Erfindung betrifft eineDaten- verarbeitungseinrichtung,insbesondere Chipkarte oder

Smart

Card,sowieeinVerfahrenzu

dessen

Betrieb,mit einer jntegrierten Schaltung, welche eine Zentralre- cheneinheit

(CPU)

(10)sowie einen

oder mehrere Co-

Prozessor (12) aufweist. Hierbei weist die integrierte

Schaltung eine Steuereinheit_(18, 30) auf, welche die Prozessoren,

CPU

(10)bzw,

Co-

Prozessoren_(12),der- art ansteuert

dass

irn Falle einer kryptographischen Operation wenigstens zwei der Prozessorengleichzei- tig

und

parallel eine kryptographische Operation aus- fuhren.

< CM

o o

in

~r

3U

Q.

UJ

Printedby Jouve,75001PARIS(FR) NSOOCIO:<EP. 1115094A2J_>

1

E£i 115 094 A2 2 Beschreibung

Techntsches Gebiet

[0001] DieErfindungbetriffteinVerfahrenzumBetrel-

ben

einer Datenverarbeitungseinrichtung,insbesonde- reeiner Chipkarteoder

Smart

Card,mit einerintegrier- ten Schaltung,welcheeine Zentralrecheneinheit

(CPU)

sowie einen Oder

mehrere

Co-Prozessoren aufweist,

wobei von

derintegriertenSchaltungkryptographische Operationen ausgefuhrtwerden,

gemaB dem

Oberbe-

griff

des Anspruchs

1. DieErfindungbetrifftfernereine Datenverarbeitungseinrrchtung,insbesondereChipkar- te oder

Smart

Card, mit einer integrierten Schaltung,

welche

eine Zentralrecheneinheit

(CPU)

sowie einen Oder

mehrere

Co-Prozessor aufweist,

gemaS dem

Oberbegriff

des Anspruchs

10.

Stand der Technik

[0002] Invielen Datenverarbeitungsgeratenmitinte- grierterSchaltung dienenbeispielsweise kryptographi-

sche

Operationen

zum

Schutz desBetriebes dieser

Ge-

ratebzw.

zum

Schutz

von

in

dem

Geratgespeicherten Daten. Die hierfur notwendigen Rechenoperationen

werden

dabei sowohl

von Standard-Rechenwerken (CPU)

als

auch von

dediziertenCrypto-Rechenwerken (Co-Prpzessor)durchgefuhrt. Ein typischesBeispiel fur letzteressind Chipkartenbzw.IC-Karten,wiebeispiels- weise einesogen.

Smart

Card. Bei in

diesem Zusam-

m

en

hang verwendeten Daten

bzw. Zwischenergebnis-

sen

handeltes sich ublicherweise urn sicherheitsrele- vante Informationen, wie beispielsweise kryptographi-

sche

Schlusseloder

Operanden.

[0003] Bei

von

der integrierten Schaltung durchge- fuhrtenRechenoperationen,beispielsweise zurBerech-

nung von

kryptographischenAlgorithmen,

werden

logi-

sche

Verknupfungen zwischen

Operanden

bzw. Zwi- schenergebnissen durchgefuhrt. In Abhangigkeit

von

der

verwendeten

Technologie fuhren diese Operatio- nen,insbesondere das

Laden von

leerenoderzuvorge- loschtenSpeicherbereichen bzw.Register mit Daten,zu

einem emohten

Stromverbrauch der Datenverarbei- tungsgerate. BeikomplementarerLogik, wiebeispiels- weise der

CMOS-Technik,

tritt ein erhohterStromver- brauch

dann

auf,

wenn

der

Wert

einer Bit-Speicherzelle geandertwird, d.h.sein

Wert

sich

von

"0"auf"1 "andert.

Der

erhdhte Verbrauch hangt dabei

von

der Anzahl der im Speicherbzw.RegistergeandertenBitstellenab. Mit

anderen Worten

lasst

das Laden

eineszuvorgeldsch- ten Registers einen Stromverbrauchproportional

zum Hamminggewicht

desindasleere Register geschriebe-

nen Operanden

(=Anzahl derBitsmit

dem

Wert^"1_")an- steigen.

Durch

eineentsprechende AnalysedieserStro-

manderung

konnte es moglichsein,Informationenuber die berechneten Operationen zu extrahteren, so dass eine erfolgreicheKryptoanalyse

von geheimen

Operan- den,wiebeispielsweisekryptographischenSchlusseln,

moglich ist. MittelsDurchfuhrung mehrerer

Strommes-

sungen

am

Datenverarbeitungsgeratkonntebeispiels- weise beisehr kleinen Signalanderungen eine hinrei-

chende

Extraktion der Informationen ermoglicht wer- 5 den. Andererseits konnten mehrere

Strommessungen

eine ggf. erforderliche Differenzbildung ermoglichen.

DieseArtder Kryptoanalysewirdauch als"Differential

Power

Analysis" bezeichnet, mittels dererein

AuSen-

stehender durch reine

Beobachtung

von

Anderungen

10 des Stromverbrauches desDatenverarbeitungsgerates eineggf.unberechtigteKryptoanalyseder kryptographi- schenOperationen,

Operanden

bzw. Datenerfolgreich ausfuhren kann! Die "Differential

Power

Analysis" er- moglichtsomitubereinereine Funktionalitathinaus zu- is satzliche interneInformationen einerintegriertenSchal-

tung

gewinnen

zu konnen.

[0004] Ein typisches Einsatzgebiet

von

den vorer- wahnten

Smart Cards

sind beispielsweise Applikatio- nen, bei

denen

die

Smart Card

alssichererInformati- 20 onsspeicherbenutztwird. KryptographischeOperatio- nensicherndabei

den Zugang

zu diesen Applikationen, indem die

Smart Card

selbstandig Verschlusselungs- operationen

zum Zwecke

derAuthentikation _ausfuhrt.

Diesistnur moglich durch

Verwendung

eines_speziellen 25 Smart

Card

Controllers(Mikrocontrollers),der durch ge- eigneteSoftwaregesteuertwird.Der Kommunikations- kanalzwischen

Smart Card

Controller

und

Smart Card Terminal ist direkt durch kryptographische

Methoden

gesichert,derenSicherheitsniveau wesentlich

vom

ver- 30

wendeten

kryptographischen Algorithmus abhangt.

[0005]

Um den

Authentikationsvorgang einer

Smart

Card falschenzu konnen,

muss

dasAuthentikationspro- tokollmittelseines

Nachbaus

emuliert

werden

konnen.

Diesistbei sicheren Protokollen nurdadurchmoglich, 35 indem der verwendete

geheime

kryptographische Schlusselanalysiert wird,der aufder Smart Cardge- speichertist.

[0006]

Da Smart Card

Controller reproduzierbarar- beitende

Maschinen

sind, konnten mittelsder Analyse 40 von indirekten Abstrahlungen einer

Smart

Card

wah-

rend der Operation,

etwa

durch

Messen des

zeitlichen Verlaufs

des

Stromverbrauchsmitdero.g."Differential

Power

Analysis", interne

Vorgange

im

Smart Card Con-

trollerbestimmt

und

letztendlichder

geheime

Schlussel 45 _ermitteltwerden. Analysiert wind hierbei das reprodu- zierbare, deterministische Stromprofil fur gleiche Pro-

grammsequenzen

einer

Smart Card

Controllerschal- tung.

[0007]

Aus

der

US 4

813

024

^isteineintegrierteSchal- 50 tung

zum

Speichern

und

Verarbeiten geheimer Daten bekannt,wobeieinSpeichereine Simulationsspeicher- zelle aufweist, welche einen identischen Stromver- brauchaufweistwieeine Speicherzelle,diebishernicht programmiertwurde._Hierdurch

werden Schwankungen

55 inStrom

und Spannung

nurfurdieSpeicherzelleelimi-

niert,jedochnicht fur dieVerarbeitungderDaten.

BNSOCCIO: <EP 1115094A2_I_>

2

5

EP1 115 094 A2 6

Bester

Weg

zurAusfuhrungder Erfindung

[0024] Die einzige Figurzeigt einen Teil einer inte- griertenSchaltungeineransonsten nichtnaherdarge- stellten Datenveraroeitungseinrichtung,

welche

bei- spielsweise eine

Smart Card

OdereineChipkarteist.Die integrierteSchaltung umfassteine zentraleRechenein- heit

(CPU)

oder einen Co-Prozessor

A

10, einen

Co-

Prozessor

B

12,einenDateneingang 14

und

einenDa-

tenausgang

16.

Zwischen dem

Dateneingang 14

und

der

CPU

odereinenCo-Prozessor

A

10 bzw.

dem Co-

Prozessor

B

12istein Aufteiler18angeordnet,welcher imFalle einervon derintegriertenSchaltung auszufuh- renden kryptographischen Operation dieseineineerste

und

zweiteTeiloperationin

Form

eines ersten Datenteils

20 und

eines zweiten Datenteils

22

aufteilt.

Der

erste Datentejl

20

wirdder

CPU

oder

dem

Co-Prozessor

A

1

0

und

derzweite Datenteil

22

wird

dem

Co-Prozessor

B

12

zum

Abarbeitenmittelseinervorbestimmtenkrypto- graphischen Operationzugefuhrt

Der

Aufteiler18weist

femer

einen Zufallseingang

24

auf,mittels

dem

die Auf- teilungindieDatenteile 20,

22

zufallsgesteuertausge- fuhrt wird.

[0025] Die

CPU

oder der Co-Prozessor

A

10

und

der Co-Prozessor

B

12fuhren einejeweiligekryptographi-

sche

Operationgleichzeitig undparallelaus. Hierdurch uberlagern sich entsprechende Stromverbrauchskur-

ven

(StromverbrauchsamplitudeuberZeit),so dassdie Einzelkurven derEinzelgerate10, 12bzw. derjeweils in

den

Prozessoren10,1

2

getrenntablaufendenEinzel- prozessenicht

mehr

anarysiert

werden

konnen.

[0026]

Aus

der

CPU

oder

dem

Co-Prozessor

A

10

kommt

einerstesErgebnis

26 und aus dem

Co-Prozes- sor

B

12

kommt

einzweites Ergebnis 28,

welche

inei-

nem

Rekombinierer

30

wiederzu

einem Gesamtergeb-

nis

zusammen

gefasst

und dem Datenausgang

16zu- gefuhrtwerden.

Uber

eineVerbindung

32

informiertda- beiderAufteiler18

den

Rekombinierer

30

daruber,wie die jeweiligen Teilergebnisse 26,

28

wieder

zusammen

zu fugensind.Dies istnotwendig,

da

aufgrund

des

Zu- fallseingangs

24

die Aufteilungdurch

den

Aufteiler 18

immer

inzufalligunterschiedlicher

Weise

erfolgt.

[0027] Ein Reilbzw. eineZeitachse

34

veranschau-

licht

den

Datenflussdurchdie

erfindungsgemaBe

Vor- richtungQberdieZeit. Die Daten gelangen

am

Daten- eingang1

4

ⁱⁿderFig.linksindieVorrichtung,gelangen uber zwei parallele

Dalenwege

20,

22

zu

den

Prozes- soren 10, 12,

werden

in

den

Prozessoren10,12weiter- verarbeitet

und

gelangen uber die

Wege

26,

28

wieder

zusammen und

verlassen die Vorrichtung in der Fig.

rechtsuber den

Datenausgang

16.DieseDaten umfas-

sen

beispielswcise

an

derSeite

des

Dateneingangs 14 einen kryptographischen Schlussel oder

Operanden,

welcher zurAuthentikation in

den

Prozessoren 1 0, 1

2

einekryptographische Operation durchlaufen,wobeiei-

ne

Authentikation nur

dann

als erfolgreich bzw. positiv

angesehen

wird,

wenn am Datenausgang

16einvorbe- stimmtesErgebnis

ankommt.

[0028] Zur Verschleierung

des

sichaufgrund derkryp- tographischen Operation

ergebenden

zeitlichen

Schwankungen des

Stromverbrauchs, welcheinderso- gen. "Differential

Power

Analysis" einen Ruckschluss 5 aufdiekryptographische Operation bzw.

den

richtigen kryptographischen Schlussel eriauben konnte,

werden

die Prozessoren

von

der

aus

Aufteiler 18

und Rekom-

binierer

30

gebildeten Steuereinheit derart angesteuert, dass die beiden Prozessoren 10, 12 gleichzeitig

und

io paralleleinekryptographische Operationausfuhren,so dass sich deren Stromverbrauchs kurven uberlagern

und

nicht

mehr

getrenntanalysiert

werden

konnen. Mit anderen

Worten

ist ein

Trennung des von auBen messbaren

zeitlichen Verlaufes

des Gesamtstromes

is nicht

mehr

moglich.

[0029] Hierbei wird derSchlussel beispielsweise in

zwei Datenteile 20,

22

aufgeteilt, welche jeweils ge- trennt voneinander in

den

Prozessoren 10, 12 einer kryptographischen Operation unterzogen

und

die Ein- 20 zelergebnissewieder

zusammen

gefuhrtwerden.Alter- natelauft inbeiden Prozessoren10, 12exakt dieselbe kryptographische Operation ab, jedoch erhalt nur ein Prozessor10 oder12,beispielsweise die

CPU

oderder Co-Prozessor

A

10,

den

richtigen Schlussel,

wahrend

25 derjeweils

andere

Prozessor, beispielsweise der

Co-

Prozessor

B

12,einenfalschen Schlusselerhalt.

Uber

die Verbindung

32

informiertderAufteiler18

den

Re- kombinierer 30,

dass

dieser

das

zweiteErgebnis

29

zu verwerfenhat

und

lediglich

das

ersteErgebnis

26 aus

so der

CPU

oder

dem

Co-Prozessor

A

10

an den

Daten-

ausgang

16ubergibt, 1sthierbeider

dem

Co-Prozessor

61 2

zugefuhrte falsche Schlussel

das Komplement des

der

CPU

oder

dem

Co-Prozessor

A

10zugefuhrten ech- ten Schlussel,so

ergeben

sich beiderAusfuhrungder 35 kryptographischen Operation >kompiementare Strom- verbrauchswerte in

den

beiden Prozessoren 10, 12,

welche

eine "Differential

Power

Analysis" faktisch un- moglich

machen.

[0030]

Es

erfolgt die Aufteilung der kryptographi- 40

schen

Operationauf diebeiden Prozessoren1

0,12

der-

art,dass niemalsdietypischenStromverbrauchsverlau- fe der kryptographischen Operation eines einzelnen Schaitungsteiles10,12

ohne

paralleleOperation

des

je- weils anderen Schaltungsteils _{10, 12,} also

CPU

oder

45. Co-Prozessor

A 10

bzw. Co-Prozessor

B

12, sichtbar werden.

[0031] Die Steuereinheit 18,

30 nimmt

dieAufteilung

in Teilaufgaben beispielsweise derartvor, dass durch Zufallgesteuertentschiedenwird,welcher Schaltungs- 50 teil 10,12 die relevante kryptographische Operation ausfuhrt.

Der zu dem

Zeitpunkt nichtrelevanteSchal- tungsteil 10,12fuhrt parallel

dazu

einegeeignetekryp- tographische Operation (Dummyoperation) aus, die sich im Stromverlaufvollig gleichwertig abbildet, aber 55 furdie

Gesamtberechnung

unerheblichist.

[0032] Beispielsweise

werden

Teileeiner

DES

(Data Encryption Standard) Verschlusselung kontinuierlich oder auch nur teilweise die linke oder rechte Teilver-

BNSOOC1D:<EP 1 115094A2J_>

4

3 EP1 115 094 A2 4

DarstellungderErfindung,Aufgabe, Losung,Vorteile

[0008]

Es

ist

Aufgabe

der voriiegenden Erfindung, ein verbessertesVerfahrensowieeineverbesserte Daten- verarbeitungseinrichtung der

obengenannten

Art zur Verfugung

zu

stellen,welchedie

obengenannten Nach-

teile beseitigen

und

eine "Differential

Power

Analysis"

so

weitwie moglich erschweren.

[0009] Diese

Aufgabe

wirddurcheinVerfahrendero.

g. Art mit

den

inAnspnich 1 gekennzeichneten Merk-

malen und

durch eine Datenverarbeitungseinrichtung dero.g.Artmit

den

inAnspruch

10

gekennzeichneten

MerkmaJen

geldst.

[0010]

Dazu

istesbei

einem

Verfahren dero.g. Art

erfindungsgemaB

vorgesehen,

dass

bei Durchfuhrung einer kryptographischen Operation in der integrierten Schaltungjeweilswenigstens zwei Prozessoren,

CPU

bzw. Co-Prozessoren, gleichzeitig

und

parallel eine kryptographischeOperation ausfuhren.

[0011] Dieshat

den

Vorteil,dasssichimBetrieb

wah-

rend einer kryptographischenOperationeinStromver- brauch derDatenverarbeitungseinrichtung

aus den

je- weiligen

Stromaufnahmen

der wenigstens zweiparallel arbeitenden Prozessorenaufsurnmiert,

so dass

dieein- zelnen Stromveriaufenicht

mehr

rekonstruierbarsind.

Eine"Differential

Power

Analysis"istsomit nicht

mehr

erfolgreichdurchfuhrbar.

[001 2] VorzugsweiseWeitergestaltungen

des

Verfah- rens sindin

den Anspruchen

2bis

9

beschrieben.

[0013] ^Ineinerbevorzugten Ausfuhrungsformistnur diekryptographische Operationeines Prozessors,

CPU

bzw.Co-Prozessoren,eineNutzoperation

und

sindalle

anderen

kryptographischen Operationen

Dummyope-

rationen,deren Ergebnis verworfenwird,wobeioptional dieAuswahl, welcherProzessor,

CPU

oder Co-Prozes- sor,eineNutzoperationausfuhrt,zufallsgesteuertwird.

[0014] In einer altemativen bevorzugten Ausfuh- rungsformistdiekryptographischeOperation im Sinne

des

Stromverbrauchs aufgeteilt in zwei zueinander

komplementare

Operationen. Fuhren

nun

zwei identi-

sche

Co-Prozessoren_diejeweils

komplementare

kryp- tographische Operation zeitgleich aus, addieren sich dieStromveriaufeebenfalls komplementar,

so dass

ei-

ne DPA

nicht

mehr

erfolgreich durchgefuhrt

werden kann

bzw.

im Aufwand

erheblich gesteigert

werden muss.

[0015]

Zum

Erzielen einer

besonders

starken Ver- schleierung der

von

der"Differential

Power

Analysis"

verwendeten

Stromkurve

und

urnetwaige

Asymmetrien

in

den

identisch konstruiertenCo-Prozessoren auszu- gleichen, wird die kryptographische Operationin Teil-

operationenzeriegt.DieAuswahl, welcher Co-Prozes- sorwelche Operation

komplementar

odernicht-komple-

mentar

ausfuhrt wird dabeizufallsgesteuert.

[0016] ^In einer weiteren altemativen Ausfuhrungs- form wird eine kryptographische Operation in wenig- stens zwei Teiloperationen aufgeteilt

und werden

die Teiloperationen gleichzeitig

und

parallel

von den

Pro-

zessoren,

CPU

bzw.Co-Prozessoren,ausgefuhrtsowie anschlieBend entsprechendeTeilergebnisse zu

einem Gesamtergebnis

der

gesamten

kryptographischen Operation

zusammengefugt.

Optional wird die Auftei- s lung derkryptographischen Operation in Teiloperatio-

nen

zufallsgesteuert.Beispielsweise sind die Teilopera- tionenTelleeinerVerschlusselung nach

DES

(Data En- cryption Standard).

[0017]

Femer

istesbeieiner Datenverarbeitungsein^

io richtung erfindungsgemaB vorgesehen,

dass

dieinte- grierte Schaltung eine Steuereinheitaufweist, welche dieProzessoren,

CPU

bzw.Co-Prozessoren,derartan- steuert,dass imFalleeiner kryptographischen Operati- on wenigstens zwei der Prozessoren gleichzeitig

und

'5 paralleleine kryptographische Operation ausfuhren.

[0018] Dies hat

den

Vorteil,

dass

sichimBetrieb

wah-

rendeiner kryptographischen Operation einStromver- brauch derDatenverarbeitungseinrichtung

aus den

je- weiligen

Stromaufnahmen

derwenigstens zweiparallel 20 arbeitenden Prozessorenaufsurnmiert,so

dass

die ein- zelnen Stromveriaufe nicht

mehr

rekonstruierbarsind.

Eine "Differential

Power

Analysis" istsomitnicht

mehr

erfolgreich durchfuhrbar.

[0019] Vorzugsweise Weiterbildungender Datenver- 25 arbeitungseinrichtung sindin

den Anspruchen

1 1 bis14

beschrieben.

[0020] ^In einer bevorzugten Ausfuhrungsform weist dieSteuereinheit einenAufteilerauf,welchereine kryp- tographische Operation in wenigstens zweiTeilopera- 30 tionen aufteilt und zur gleichzeitigen Abarbeitung an zweigetrennteProzessoren derintegriertenSchaltung,

CPU

bzw. Co-Prozessoren, zufuhrt,wobei dieSteuer- einheitbevorzugt

femer

einenRekombiniereraufweist, welcherjeweiligeTeilergebnisseaus den

von den

Pro- 35 zessorengleichzeitigausgefuhrtenTeiloperationen wie-

derzusammenfuhrt.

[0021]

Zum Verhindem

einer erfolgreichen Analyse einerStromverbrauchskurve

wahrend

der kryptographi-

schen

Operation ist der Aufteiler derart ausgebildet, 40 dass wenigstenseineTeiloperationeine

Dummyopera-

tionist,

und

dass derRekombiniererderart ausgebildet

ist,

dass

dieser

das

jeweilige Ergebnis

aus einem

Pro- zessor,welchereine

Dummyoperation

ausgefuhrthat, verwirft.

45 [0022] Eine besonders gute Verschleieruhg der Stromverbrauchskurveerzielt

man

dadurch,dassdiein- tegrierte Schaltung zusatzlich einen Zufallsgenerator aufweist,welcherderartmit

dem

Aufteiler

verbunden

ist,

dassdieser zufallsgesteuertarbeitet.

50

Kurze Beschreibung der Zeichnungen

[0023]

Nachstehend

wird die Erfindung

anhand

der beigefugtenZeichnung naher eriautert. Diesezetgt in

55 dereinzigenFig.einschematischesBlockschaltbildei-

nesTeilseinerintegriertenSchaltungeinererfindungs-

gemaBen

Datenverarbeitungseinrichtung.

BNSOOCID:<EP 111S094A2_I_>

3

7

EP1 115 094 A2

8

schlusselung auf beide Schaltungsteile10, 12indurch Zufallausgewahlten

Runden

ausgelauscht.

[0033] Alternativ

werden

bei der

Berechnung

eines Triple-DES(einermehrstufigen Verschlusselung)dieje- weils relevanten DES-Operationen zufallig zwischen 5

den

beidenSchaltungsteilen 10und1

2

verteilt,so dass nie vorhersehbarist, welcher Schaltungsteile 10 oder 12 gerade die relevante kryptographische Operation ausfuhrt Bei der SteuerungbeiderSchaltungsteile10, 12 ist zu beachten, dass deren typisches Frequenz- ¹⁰ spektrum zumindestinTeilen identischist,

so

dasssich Uberiagerungen beider Stromverbrauchprofile

auch

nicht im

Frequenzraum

mittels einer Fourier-Transfor- mationenseparierenlassen.

15

BEZUGSZEICHENLISTE

ii

[0034]

10 zentraleRecheneinheit

(CPU)

²⁰

12 Co-Prozessor 14 Dateneingang

16

Datenausgang

18 Aufteiler

20

erster Datenteil 25

22

zweiterDatenteil

24

Zufallsetngang

26

erstesErgebnis 28 zweites Ergebnis

30

Rekombinierer 30

32

Verbindungzw.Aufteiler

und

Rekombinierer

34

Zeitachse

Patentanspruche

35

1. Verfahren

zum

Betreiben einer Datenverarbei- tungseinrichtung, insbesondere einer Chipkarte oder

Smart

Card,mit einerintegrierten Schaltung, welche eineZentralrecheneinheit

(CPU)

sowieei- *o nen oder

mehrere

Co-Prozessorenaufweist,wobei

von

der integrierten Schaltung kryptographische Operationenausgefuhrtwerden,

dadurchgekennzeichnet,

dass bei Durchfuhrung einer kryptographischen OperationinderintegriertenSchaltungjeweils

we-

nigstenszweiProzessoren,

CPU

bzw. Co-Prozes- soreh, gleichzeitig

und

paralleleine kryptographi- scheOperation ausfuhren.

so 2. Verfahrennach Anspruch 1

,

dadurch gekennzeichnet,

dass nurdiekryptographische Operation eines Pro- zessors,

CPU

bzw. Co-Prozessoren,eineNutzope- ration

und

aHeanderen kryptographischen Opera- ⁵⁵ tionen

Dummyoperationen

sind, deren Ergebnis verworfenwird.

3. Verfahren

nach Anspruch

2,

dadurch gekennzeichnet,

dass die Auswahl, welcher Prozessor,

CPU

oder Co-Prozessoren, eine Nutzoperation ausfuhrt, zu- fallsgesteuert wird.

4. Verfahren

nach einem

der

vorhergehenden

Anspru- che,

dadurch gekennzeichnet,

dass eine kryptographische Operation in wenig- stenszweiTeiloperationenzerlegtwird und wenig- stenszwei Prozessorendiese Teiloperationenpar- allel zeitgleichausfuhren.

5. Verfahren

nach Anspruch

4,

dadurch gekennzeichnet,

dasseinekryptographische Operation_imSinne des Stromverbrauchs in zwei zueinander

komplemen-

tareOperationenaufgeteilt wird.

6. Verfahren

nach Anspruch

5,

dadurch gekennzeichnet,

dassdieAuswahl, welcher ProzessordieOperation

komplementar

oder nicht-komplementar ausfuhrt zufallsgesteuert wird.

7. Verfahren

nach Anspruch

1 ,

dadurch gekennzeichnet,

dass eine kryptographische Operation in wenig- stenszwei Teiloperationenaufgeteilt

und

dieTeil- operationengleichzeitig

und

parallel

von

den Pro- zessoren,

CPU

bzw. Co-Prozessoren, ausgefuhrt

werden

sowie anschlieBend entsprechendeTeiler-

gebnisse

zu einem Gesamtergebnis

der

gesamten

kryptographischen Operation

zusammengefugt

werden.

8. Verfahren

nach Anspruch

7,

dadurch gekennzeichnet,

dassdieAufteilungder kryptographischenOperati-

on

inTeiloperationen zufallsgesteuertwird.

9. Verfahren

nach Anspruch

7 oder8,

dadurch gekennzeichnet,

dass die Teiloperationen Teile einerVerschlusse- lungnach

DES

(DataEncryptionStandard)sind.

10. Datenverarbeitungseinrichtung, insbesondere Chipkarte oder

Smart

Card, insbesondere

zum

Ausfuhreneines Verfahrens

gemaG

wenigstensei-

nem

der

vorhergehenden

Anspruche,mit einerin- tegrierten Schaltung, welche eine Zentralrechen- einheit

(CPU)

(10)

sowie

einen odermehrere Co- Prozessoren₍₁₂₎aufweist,

dadurch gekennzeichnet,

dass die integrierte Schaltung eine Steuereinheit (18, 30) aufweist,

welche

die Prozessoren,

CPU

(10) bzw. Co-Prozessoren (12), derart ansteuert,

BNSOOC1D:<EP 1115094A2_I_>

5

9

EP1 115 094 A2

class im Falle einer kryptographischen Operation wenigstens zwei derProzessorengleichzeitig

und

parallel eine kryptographische Operation ausfuh- ren.

5 .11. Datenverarbertungseinrichtung

nach Anspruch

10,

dadurchgekennzeichnet.

dassdieSteuereinheiteinenAufteiler (18) aufweist, welchereine kryptographischeOperationinwenig- stens zwei Tejloperationen_(20, 22)aufteilt

und

zur

w

gleichzeitigen Abarbeitung an zweigetrennte Pro- zessoren derintegriertenSchaltung,

CPU

(10)bzw.

Co-Prozessoren(12), zufuhrt.

12. Datenverarbeitungseinrichtung

nach Anspruch

11, 15 dadurchgekennzeichnet.

dassdieSteuereinheit fernereinen Rekombinierer (30) aufweist,welcherjeweiligeTeilergebnisse_(26, 28)aus

den

von

den

Prozessoren _{(10, 12)gleich-}

zeitigausgefuhrten Teiloperationen_(20,22)wieder 20 zusammenfuhrt.

13. Datenverarbeitungseinrichtung

nach Anspruch

12, dadurch gekennzeichnet.

dassderAufteiler₍₁8)derart ausgebildetist,dass 25 wenigstens eine Teiloperation _(20, 22) eine

Dum-

myoperationist,

und

dass der Rekombinierer₍₃₀₎ derartausgebildetist,dassdieser

das

jeweilige Er- gebnis(26,28)

aus einem

Prozessor_{(10, 12),wel-} chereine

Dummyoperation

ausgefuhrthat,_verwirft. 30

14. Datenverarbeitungseinrichtung

nach einem

_{der An-} spruche11 bis 13,

dadurch gekennzeichnet

dassdie integrierteSchaltungzusatzlicheinen Zu- 35 fallsgenerator (24) aufweist,welcher_{derart mil}

dem

Aufteiler (18)verbundenist,

dass

dieserzufallsge- steuert arbeitet.

40

45

50

55

BNSDOCID:<EP 1 1 15094A2J_>

6

EP1 115 094 A2

v4 1

8.

%

PCT ORGANISATION MONDI^^ELAPROTRIETE

INTffffJ

BCTUBLLE

DEMANDS INTERNATIONALE TUBUEE EN VHRTU DU TRAITB DE COOPERATION EN MAHERB DE BREVETS

(PCT)

(51) Classification

G06T VOQ Al

(11)

Numfro

depublicationI

(43)Dale depublication Internationale;

WO 00/39660

6^juillet2000(06.07.00)

(21)

Numero

dela

demand*

fnternattanale: PCI7FR99W)3275 (22)Date dedepotInternational: 23 decembre 1999(23.12,99)

(30)Donnfeearelativesalapriority:

98/16485 28 decembre 1998(28JZ98)

PR

(71)Deposant(pourtowr

Us

EtaUdisignistcwfUSy.

BULL CPS

[FR/FR];68,routedeVctsatttea,Bottepostale45,F-78430 Louvectermea(PR).

(72) Inventenrs; at

(75)Inventenw/Deposants fttS settlement):

GRESSUS, Yvon

[FR/FR]; 39, roe Pasteur, F-78340 LetOayes sousBois (FR),

SIEGEUN,

Christoph pDE/FR]; 32, rue Ginoux, F-75015 Paris (PR).

UGON,

Michel [FR/FR]; 6. roedes Cepages,F-78310Maurepas(PR).

(74)Mandateire:

BULL

Sj\^ Corm, Bernard, 68, route de

Versailles,PC58D20, F-78434LouvecknnesCedex(PR).

(81)Etatsdesignee

BR, CN.

JP.

KR,

SG, US, brevet europecn (AT, BE,

CH, CY,

DE,

DK,

ES,FI, FR,<2B,

GR,

IE, IT,

LU,

MC,

NL,PT,SE).

Puttie*

AvecrapportderechercheInternationale.

(54)

TWex SMART INTEGRATED CIRCUIT

(54) litre:

CIRCUIT INTEGRE INTELLIGENT

(57)Abstract

The inventionconcernsasmartintegrated circuitcharacterised in that it has a mainprocessor (1) and anoperating system executing a main programme (PI) to set up a main process performing tasks, at least asecondary processor(2) capable ofexecuting simultaneously at leasta secondaryprogramme(P2)to constitutea task-performingprocess,

powercircuits (6)

common

to theprocessorsandmeansensuringthatthe secondary processes) withsimilarenergyanddifferentoperatingsignature, are carriedout simultaneously with themain processby taducmg inthe powercircuits,continuously orintermittently,energydisturbanceswhich

aresuperposed on those ofthe mainprocess toproduce continuous or tpfcrtnlttcntdata encryption.

Cc

(57)Abreg*

La

piesente inventionconcerne uncircuit integre*intelligent circuitIntggre*intelligent estcaracterise*en cequ*flpossedeun

principal (1) et un systeme d' exploitation executant un programme

principal (PI)pourconstitucrunprocessusprincipalrealisarrtdeslaches, an moinsunprocesseur secondaire₍₂₎capable d'executerconcunemment au moins un programme secondaire (P2) pouroonstiluer au moins un processus realisantdes taches, des circuits d'alimeatation (6)cornrouns entre les processeurs et des moyens pcrroettant de s'assnrer que 1e ou les processus secondares d'encrgie slmilaire et de signature de fonctJoonenientaUfferente, s'efEectuentconcuncmruent avecleprocessus principalenindulsantdans les circuits d'alimentation,deracon continue ouinteniUUente,desperturbationsenerg6dqueaqui se superposentaccHe du^processusprincipalpourrealiserunbromTlage coutfauouintermittent

If