Die Branch‐Instruktion beq

(1)

Datenpfad einer einfachen MIPS‐CPU

Die Branch‐Instruktion beq

(2)

Betrachten nun Branch‐Instruktion beq

Erinnerung, Branch‐Instruktionen beq ist vom I‐Typ‐Format:

beq‐Instruktion macht immer folgendes:

• Ziehe zwei Register voneinander ab (reg1 und reg2)

• Wenn das Ergebnis ungleich 0: nächste Instruktion ist bei PC+4

• Wenn das Ergebnis gleich 0 :

• Sign‐Extension von 16‐Bit‐Offset auf 32‐Bit Zahl x

• x = 4*x (lässt sich durch ein Links‐Shift von 2 erreichen)

• nächste Instruktion ist bei PC+4+x

Berechnung reg1 ‐ reg2 ist durch den Datenpfad schon realisiert.

Für den Rest brauchen wir noch zwei neue Bausteine:

31 26 25 21 20 16 15 0

opcode reg1 reg2 Offset

6 Bit 5 Bit 5 Bit 16 Bit

I‐Typ

(Immediate‐Typ)

(3)

Sign‐Extend und Shift‐Left 2

Sign‐

Extend

Vorzeichenbehaftetes Ausweiten von k auf n Leitungen (z.B. 16 auf 32).

Shift‐

Left 2

Links oder Rechts‐Shift von Leitungen (z.B. Shift‐Left 2)

k n

(4)

Wir müssen außerdem eine Auswahl treffen

• Wenn die aktuelle Instruktion ein beq ist, dann berechne den PC nach vorhin beschriebener Vorschrift.

• Wenn die Instruktion kein beq ist, dann bestimme den PC wie bisher gehabt; also PC=PC+4.

• Zum Treffen von Auswahlen brauchen wir eine weiteren

Bausteintyp:

(5)

Multiplexer

0 Mux 1 Select

A B

C

Für ein Bit Für n Bit (z.B. 32 Bit)

0 Mux 1 Select

A B

C

32 32

32

C = A, wenn Select = 0 C = B, wenn Select = 1

Für n‐Bit‐Select (z.B. 2 Bit) Select Mux

A₁ A₄

C A₂ A₃

C = A₀, wenn Select = 00 C = A₁, wenn Select = 01 C = A₂, wenn Select = 10 C = A₃, wenn Select = 11

(6)

Erweiterung des Blockschaltbilds

(7)

Datenpfad einer einfachen MIPS‐CPU

Zugriff auf den Datenspeicher

(8)

Betrachten nun Load‐ und Store‐Word

Erinnerung, Instruktionen lw und sw sind vom I‐Typ‐Format:

Die Adresse des Speicherzugriffs berechnet sich wie folgt:

• Sign‐Extension von 16‐Bit‐Offset auf 32‐Bit Zahl x

• Adresse ist Inhalt von reg1 + x

Hierzu werden wir vorhandene ALU und Sign‐Extend mitbenutzen Der Speicherinhalt wird dann

• bei lw in Register reg2 geschrieben

• bei sw mit Registerinhalt von reg2 überschrieben

Zur Vereinfachung trennen wir im Folgenden den Speicher der Instruktionen vom Speicher der Daten. Letzterer ist wie folgt:

31 26 25 21 20 16 15 0

opcode reg1 reg2 Offset

6 Bit 5 Bit 5 Bit 16 Bit

I‐Typ

(Immediate‐Typ)

(9)

Datenspeicher

Speicherbaustein in dem die Daten liegen. „Address“, „Write‐Data“ und „Read‐Data“

sind 32‐Bit groß. In keinem Taktzyklus wird gleichzeitig gelesen und geschrieben.

Schreiben oder lesen wird über Signale an MemWrite und MemRead durchgeführt. Der Grund für ein MemRead ist, dass sicher gestellt sein muss, dass die anliegende Adresse gültig ist (mehr dazu im Kapitel Speicher).

Bildquelle: David A. Patterson und John L. Hennessy, „Computer Organization and Design“, Fourth Edition, 2012

(10)

Erweiterung des Blockschaltbilds

(11)

Eine Übung zum Abschluss

Wie lässt sich das Blockschaltbild des Datenpfads erweitern, sodass auch die MIPS‐Instruktion j unterstützt wird?

Zur Erinnerung:

j 4096 # $pc = 4096<<2 + oberste vier

# Bit von $pc

(12)

Control einer einfachen MIPS‐CPU

(13)

Ziel

Bisher haben wir lediglich den Datenpfad einer einfachen MIPS‐CPU entworfen.

Die Steuerleitungen der einzelnen Bausteine zeigen noch ins Leere.

Jetzt wollen wir festlegen, wann zur Abarbeitung unserer

Instruktionen (d.h. lw, sw,add, sub, and, or, slt,beq ) welche Steuerleitungen an oder aus sein sollen. Den Baustein der das

macht, nennt man „Control“.

Wir trennen die Control in zwei Teile:

ALU‐Control: Legt für jeden Befehl die ALU‐Operation fest.

Main‐Unit‐Control: Legt für jeden Befehl die übrigen Steuerleitungen fest.

Wir verwenden auf den nächsten Folien die folgende Terminologie:

Steuerleitung an: asserted

Steuerleitung aus: deasserted

(14)

Control einer einfachen MIPS‐CPU

ALU‐Control

(15)

Vorüberlegung: Die passenden ALU‐Funktionen

Control‐Eingänge der betrachteten ALU

• Für Load‐ und Store‐Instruktionen lw, sw brauchen wir die ALU‐

Funktion add.

• Für die arithmetisch‐logischen Instruktionen add, sub, and, or, slt brauchen wir die entsprechende passende ALU‐Funktion.

• Für die Branch‐Instruktion beq brauchen wir die ALU‐Funktion sub.

(16)

Vorüberlegung: die Instruktionsformate

Wenn der Wert von Bit 31 bis 26 in der gefetchten Instruktion gleich

• 0: arithmetisch‐logische Instruktion (d.h. add,sub,and,or,slt).

Die Funktion ist mit dem Wert von Bit 5 bis 0 festgelegt.

• 35 oder 43: Load‐ bzw. Store‐Instruktion (d.h. lw, sw).

• 4: Branch‐Instruktion (d.h. beq).

(I-type)

(17)

ALU‐Control

ALU‐

Control

Belegung der ALU‐

Steuerleitungen, so dass die ALU die richtigen ALU‐

Operation ausführt.

Ausgabe Eingabe

5‐Bit‐Funct‐Field der Instruktion ALUOp in

Abhängigkeit des Instruktionstyps

(18)

In einer Wahrheitstabelle zusammengefasst

Eingabe Ausgabe

Daraus lässt sich mechanisch eine kombinatorische Schaltung generieren, die wir im Folgenden mit dem ALU‐Control‐Symbol abstrakt darstellen.

ALU‐

Control ALUOp

Instruction[5:0]

(also das Funct‐Field der Instruktion)

ALU‐Operation 0

0

(19)

Erweiterung des Blockschaltbilds

(20)

Control einer einfachen MIPS‐CPU

Main‐Unit‐Control

(21)

Opcode bestimmt Steuerleitungsbelegungen

Instruction RegDst ALUSrc

Memto

‐Reg

Reg‐

Write

Mem‐

Read

Mem‐

Write Branch

ALU‐

Op1

ALU‐

Op0

R‐format (0) lw (35) sw (43) beq(4)

Eingabe:

Instruction [31‐26] Ausgabe

(22)

Auch hier wieder

Aus voriger Wahrheitstabelle lässt sich mechanisch eine

kombinatorische Schaltung generieren, die wir im Folgenden mit dem Control‐Symbol abstrakt darstellen.

Control

Instruction[31—26]

(also: das Opcode‐

Field der Instruktion)

RegDst Branch MemRead MemtoReg ALUOp MemWrite ALUSrc RegWrite

(23)

Erweiterung des Blockschaltbilds

(24)

Beispiel für eine R‐Typ‐Instruktion

• Instruktion wird gefetched und PC um 4 erhöht.

• Die Register $t2 (Instruction [25‐21]) und $t3

(Instruction [20‐16]) werden aus dem Register‐File geladen.

• Die ALU führt die in dem Function‐Field (Instruction [5‐0]) codierte Operation auf den gelesenen Register‐

Daten aus.

• Das Ergebnis der ALU wird in Register $t1 (Instruction [15‐11]) zurück geschrieben.

add $t1, $t2, $t3

(25)

Beispiel für eine Load/Save‐Instruktion

• Instruktion wird gefetched und PC um 4 erhöht.

• Das Register $t2 (Instruction [25‐21]) wird aus dem Register‐File geladen.

• Die ALU addiert das Register‐Datum und den 32‐Bit Sign‐

exteded 16‐Bit‐Immediate‐Wert 8 (Instruction [15‐0]).

• Die Summe aus der ALU wird als Adresse für den Datenspeicher verwendet.

• Das Datum aus dem Datenspeicher wird in das Register‐File geschrieben. Das Register in das geschrieben wird ist $t1 (Instruction [20‐16]).

lw $t1, 8($t2)

(26)

Beispiel für eine Branch‐Instruktion

• Instruktion wird gefetched und PC um 4 erhöht.

• Die Register $t1 (Instruction [25‐21]) und $t2 (Instruction [20‐16]) werden aus dem Register‐File geladen.

• Die Haupt‐ALU subtrahiert die ausgelesenen Register‐Daten voneinander.

Die zusätzliche ALU addiert PC+4 auf den 32‐Bit Sign‐

exteded und um 2 nach links geshifteten 16‐Bit‐Immediate‐

Wert 42 (Instruction [15‐0]).

• Das Zero‐Ergebins der Haupt‐ALU entscheidet ob der PC auf PC+4 oder auf das Ergebnis der zusätzlichen ALU gesetzt

wird.

beq $t1, $t2, 42

(27)

Eine Übung zum Abschluss

In der vorigen „Übung zum Abschluss“ wurde das Blockschaltbild des Datenpfads so erweitert, sodass auch die MIPS‐Instruktion j unterstützt wird.

Wie müssen Control und Alu‐Control modifiziert werden (wenn überhaupt), damit die MIPS‐Instruktion j auch von Seiten des Control unterstützt wird?

Erinnerung:

j addr # Springe pseudo-direkt nach addr

000010 address

Opcode Bits 31‐26

Adresse Bits 25‐0

J‐Typ

(28)

Pipelining

(29)

Pipelining

Instruktionszyklen

(30)

MIPS‐Instruktionszyklus

Ein MIPS‐Instruktionszklus besteht aus:

1. Instruktion aus dem Speicher holen (IF: Instruction‐Fetch)

2. Instruktion decodieren und Operanden aus Register lesen (ID: Instruction‐Decode/Register‐File‐Read)

3. Ausführen der Instruktion oder Adresse berechnen (EX: Execute/Address‐Calculation)

4. Datenspeicherzugriff

(MEM: Memory‐Access)

5. Resultat in Register abspeichern (WB: Write‐Back)

(31)

Instruktionszyklen in unserem Blockschaltbild

(32)

Instruktionszyklen generell

• Instruktionszyklen anderer moderner CPUs haben diese oder eine sehr ähnliche Form von

Instruktionszyklen.

• Unterschiede sind z.B.:

– Instruktion decodieren und Operanden lesen sind zwei getrennte Schritte. Dies ist z.B. notwendig,

• wenn Instruktionen sehr komplex codiert sind (z.B. x86 Instruktionen der Länge 1 bis 17 Byte)

• wenn Instruktionen Operanden im Speicher anstatt Register haben (z.B. einige Instruktionen bei x86)