• Keine Ergebnisse gefunden

Seriel Peripheral InterfaceDavid Urig11.11.2014 SPI

N/A
N/A
Protected

Academic year: 2022

Aktie "Seriel Peripheral InterfaceDavid Urig11.11.2014 SPI"

Copied!
19
0
0

Wird geladen.... (Jetzt Volltext ansehen)

Volltext

(1)

SPI

Seriel Peripheral Interface David Urig

11.11.2014

(2)

Gliederung

Was ist SPI?

Was kann SPI?

Was kann SPI nicht?

Pinbelegung

Register

Datenmodi/Transferformate

Wie funktioniert SPI?

(3)

Was ist SPI

Protokoll zur Datenübertragung

Standard für einen synchronen seriellen Datenbus

Master-Slave Prinzip

(4)

Was kann SPI?

Informationsaustausch mehrerer µC

Vollduplexfähig

Sehr flexibel bei:

Taktfrequenz

Wortlängen

MSB oder LSB zuerst

(5)

Was kann SPI nicht?

Mehrere Master im System

Fehlerprotokoll

Interrupts nicht explizit möglich

(6)

Pinbelegung

Pin Direction, Master SPI Direction, Slave SPI

MOSI User Defined Input

MISO Input User Defined

SCK User Defined Input

SS User Defined Input

(7)

Pinbelegung

Nur SS – Anschlüsse werden mehr

(8)

Daisy Chain

Slaves in Reihe

Nur ein SS nötig

(9)

Pinbelegung beim ATmega32

Am Port B

MOSI, MISO und SCK definiert

SS als Master frei wählbar

(10)

Register

SPCR – SPI Controll Register

SPSR – SPI Statusregister

SPDR – SPI Data Register

(11)

Datenmodi/Transferformate

CPOL = Clock Polarity

CPHA = Clock Phase

(12)

Datenmodi/Transferformate

CPHA=0

(13)

Datenmodi/Transferformate

CPHA=1

(14)

Wie funktioniert es?

Master wählt einen Slave und gibt diesem Daten und Takt

Ausgewählter Slave kann Daten an Master senden

Datenregister wird übertragen

(15)

Beispiel am ATmega32

Masterinitialisierung

Slaveinitialisierung

(16)

Fragen?

(17)

Quellen

Datenblatt ATmega32

http://www.mikrocontroller.net/topic/60981

http://en.wikipedia.org/wiki/Serial_Peripheral_Interface_Bus http://de.wikipedia.org/wiki/Serial_Peripheral_Interface

(18)

Register – Zusatz

Controll Register stellt alle Parameter ein

SPIE = SPI Interrupt Enable

SPE = SPI Enable

DORD = Data Order: LSB oder MSB als erstes

MSTR = Master/Slave Select

CPOL = Clock Polarity CPHA = Clock Phase

(19)

Register – Zusatz

SPI Statusregister(SPSR):

SPIF = SPI Interrupt Flag

Ende einer seriellen Übertragung

WCOL = Write COLlision Flag

1 wenn Daten in das Datenregister geschrieben werden beim Austausch

SPI2X = Double SPI Speed

Referenzen

ÄHNLICHE DOKUMENTE

In the first half of the nineteenth century the slave trade shifted more and more to the African east coast, especially to Zanzibar and Mozambique, as the British cruisers which

Run/pause after trace specifies whether or not the target processor is to continue running while the Slave Emulator copies out the contents of the Logic

MOSI Master out, Slave in (ausgehende Datenleitung) MISO Master in, Slave out (eingehende Datenleitung) SS Slave Select.. Daisy

 Nach einem Byte wird Slave- Select (kurz) auf High gesetzt.  So viele Byte Übertragungen hintereinander ausführbar

[r]

• Modi sind durch CPOL und CPHA definiert.. CS-Signal und Übertragungsbeginn zu

- MISO und MOSI öfters SDI und SDO für angenehmere Unterscheidung - Ein Datenwort regelt jeweils einen Slave. - Kein Festes Protokoll definiert, MISO kann bei bestimmten Leitungen

1: Takt ist invertiert in Ruhe HIGH, ein Wechsel auf LOW zählt als steigende Flanke CPHA (Clock Phase) 0: Daten werden bei steigender Taktflanke eingelesen, bei fallender ausgegeben.