• Keine Ergebnisse gefunden

MAINTENANCE MANUAL PDP

N/A
N/A
Protected

Academic year: 2022

Aktie "MAINTENANCE MANUAL PDP"

Copied!
492
0
0

Wird geladen.... (Jetzt Volltext ansehen)

Volltext

(1)

P D P

MAINTENANCE

MANUAL

(2)

PROGRAMMED

DATA PROCESSOR - 1 MAiNTENANCE MANUAL

Technical Bulletin F-17

(3)

\COpy NO.

Copyright 1962 by Digital Equipment Corporation

This manual contains proprietary information. It is provided to the cus- tomers of Digital Equipment Corporation to help them properly use and maintain DEC equipment. Reveal ing the contents to any person or organization for any other purpose is prohibited.

(4)

TABLE OF CONTENTS

Paragraph Page

1-1 1-2 1-3

2-1

2-2 2-3

2-4

2-5 2-6 2-7

List of Illustrations .. 0 0 • • • 0 0 0 • • 0 0 0 0 C 0 • • 0 0 • • 0 0 • • • 0 xii List" of Tabies

CHAPTER 1 INTRODUCTION

Purpose and Scope ... 0 • • • • • • • • • • • • • • • • • • • • .; • • • ' • • • • • •

Chapter Subjects ... 0 0 0 • • 0 • • • • ~ • • • • • • • • • • • • • • • • • • • 0

Figures

CHAPTER 2

GENERAL DESCRIPTION

Purpose of System 0 0 0 0 0 0 0 0 0 0 0 0 0 • • • 0 • • 0 • • • • • • • • • • • • • • •

a Speed. 0 0 0 0 0 0 0 0 , 0 0 0 0 0 • • • • • • • • • • 0 . • • • • • • • • •

xvii

1-1 1-1 1-2

2-1 2-1 b F I ex i b iii ty ... 0 0 0 • • • • • • • • • • • • 0 2 - 1 c Programm ing . 0 0 0 , • • 0 0 2-·1

d Physico! Features ••....•.•••.•••.•.••...•..•.••

Standard Equipment .. 0 • • • • • • • 0 • • • • • • • • • • • • • • • • • • 0 • • • • • • •

Equipment Options

o.

0 , 0 • • 0 • • 0 0 0 • • • • • • • • • • • • • • • • • • • • • • •

2-2

2-2 2-3 a Centra I Processor Options o . 0 • • • 2-3 b Input-Output Options 0 • • 0 • • • • • • • • • • • • • • • • • • • • • • • 0 2-4 System Operating Specifi cations . 0 • • 0 • • • • • • • • • • • • • • • • • • • • •

Physical Characteristics c v 0 • • 0 0 0 0 • • 0 0 • • • • • • • 0 • • • • • • • • 0 • • •

Power Requ i rements " 0 0 0 c • 0 0 0 c o o 0 0 • • • • • • • • • • • • • • • • • 0 • • • •

Equipment Listing ' C 0 0 u c o o c 0 c o . 0 • • • • • • • • • • • • • • • • • • • • • • • •

a

b Logic Panels and Power Equipment ... 0 • • • • • • • •

c Module List 0 0 0 • • 0 0 0 c o o 0 • • • • • • • • • • • • • • • • • 0 • • • • •

2-6 2-7 2-8 2-9 2-9 2-9

2-12

(5)

Paragraph

3-1

3-2

3-3

3-4

CHAPTER

3

SYSTEM FUNCTION logical Organization

a Control Unit

3-1 3-1

b Arithmetic Unit . . .

3-2

c Memory. . .

3-2

d Input-Output System . . .

3-3

Program Execu tion . . . .

-

a b

-

c d -e f

~ h Control

a

-

b

-

c d

-

e f

Number System . . . . Instruction Format

Computer Cycles

Instruction Control . . . . Program Control

Console Control Instruction list

T to' or-:; .-,,:.

!os::..' ... .

Timing System Cycle Control logic Symbols Transfer logic

Sequence Break System . . . . High Speed Channel Control . . . . Arithmetic Unit . . . .

3-4 3-4 3-4

3-6

3-7 3-8 3-9

3-11

3-24 3-25 3-25

3-26

3-27 3-28 3-29

3-31

3-32

a Accumu lator . . . ° 3-33 b In-Out Register . . .

3-33

c d

Arithmetic Unit Control Multiply Divide Option

ii

3-34

3-34

(6)

Paragraph 3-5

3-6

3-7 3=8 3-9 3-10 3-11 3-12 3-13 3-14 3-15 3-16

4-1 4-2

4-3

Memo ry o . 0 • • 0 0 • • • 0 0 G G Q • • " u u • U 0 0 0 0 • • • 0 0 • • • • • 0 • • • • • •

a Memory Address Register ~ ... 0 • • • • • • • • ;; ;; ;; ;; ;; ;; • • • •

b Memory Buffer Register .. 0 0 • • • • • 0 • • • • • • • • • • • • • • •

c Memory Moduie ... 0 0 0 0 0 • • • • • 0 0 0 0 • • 0 • • • • • • • • • • •

d Memory Extension Control Type 15 . 0 . 0 • • • • • • • • • • • •

Standard Input':"Output System 0 0 0 • • • 0 0 • • • • • • • • • • • • • • • • • • •

a Reader Contro I .... 0 • • • • • • • • • • 0 0 0 • • • • 0 0 0 0 • • 0 • • • •

b' Pu n c h Co n t ro I . 0 0 0 0 0 c Typewriter Control ... 0 • • • • 0 • • • • • • • • • • • • • • • • • •

Optional Input-Output System ... 0 • • • • • • • • • • • • • •

F low Charts ' ... 0 • • • 0 • • • • 0 • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •

Special Pu Ise Memory Cycle

Cycle Zero. 0 • • • • • • 0 • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •

Defer Cycle ... 0 • • • • • • • • 0 • • • • • • • • • • • • • • • • • • • • • • •

Interruption Cycles ... , .. , , .. "~,, ... 0 • • • • 0 • • • • • • • • • ,;

Cycle One ... . In-Out Transfer Operations ... 0 • • • • • • 0 • • • • • • • • • • • • • • •

Use of Drawings ... 0 • • • • • • • • • • • • • • • • • • • • •

CHAPTER 4 INSTALLATION

Genera I .. 0 0 • • • • • • • • • • • • • • 0 • • • • • • 0 • • • . • • • • • • • • • • • • • • • • •

Installation ... 0 • • • 0 • • 0 0 • • • 0 • • • • 0 • • • • • • • • • • • • • • • • • • • •

3-35 3-35

3-36

3-36

3-37 3-38 3-39 3-39 3-40 3-41 3-4i 3-45 3-46 3-47 3-48 3-49 3-50 3-55

3-56

4-1 4-1 a SiteSelection ... 0 0 • • • • • • • 0 • • • • • • • • • • • • • · • • • • • • • • 4-1 b Unpacking and Handl ing .. 0 0 0 0 4-2 c Installation of Standard In-Out Equipment ... 4-3 inspection and Adjustment .. 0 • • • • 0 0 0 • • • • • • • • • • • • • • • • • • • •

a Visua I Inspection ... 0 0 • • • • • • • • • • • • • • • • •

b Meter Readi ngs ... 0 • • • • • • • • • • • • • • • • • • • • •

4-5 4-5 4-5 c Preoperational Checkout ... '. . . . 4-6

(7)

Paragraph

5-1

5-2

5-3

5-4

5-5

5-6

6-1

CHAPTER 5

OPERATING PROCEDURES

Genera I ... , ....•... 0 Console Controls and Indicators ... .

a Centra I Processor Register ... . b Central Processor Control FI ip-Flop Indicators ... .

5-1 5-1

5-3 5-5 c F:\.;:-.;:'om Control Elements. . . 5-6 d Power and Mode Switches ... 5-7 e Operating Switches ... 5-8 f Reader and Punch Switches ... 5-9

~ In-Out Indi cators ... 5-9 h Sequence Break Indicators ... 5-11 Central Processor Power Controls ... . 5-12 a Power Control Panel Type 813 ... 5-12 b Marginal Check Controls ... 5-13 Operation of Standard In-Out Equipment ... . 5-14 a Photoelectric Punched Tape Reader .. ~ . . . 5-14 b Paper Tape Punch ...•.. 5-15 c Automatic Typewriter ... .

Computer Operating Modes ... . a Normal Mode ... . b Read-In Mode

Operator's Checklists a Read-In Mode b Normal Mode c Manua I Modes

General

CHAPTER 6 CONTROL

II It " " $ e l l . . e a " f!I eo $ ~ 'iI e .. .. • $ It e l l . .. .. ~ It _ .. G

j'v'

5-16 5-17 5-17 5-18 5-19 5-19 5-20 5-20

6-1

(8)

Paragraph 6-2

6-3

6-4

6-5

6-6 6-7 6-8

L 0 V-7

General Control Functions" . 0 C " " , " , " • • • • • • • u • • • • • • • • • •

Page 6-1 a Console Control Switches. u , u u u u , " , • • , • • u " • • u 6-1 b Special Pulses .. , ' 0 C. " , , " , 0 0" , • • " . , . , u", 0 ' " " " • , o. , • 6-3 c Ti min 9 C ha in. . , , . , u , u u • • " u " " , 0 u u , " u u u ,

6-4

d Run Control , ... u , • • • _ • • • " u , u _ " • • • " 0 U " U 0 U U U " 6-6 e Memory Control Pulses. > , u • • u . , " • • • , " " . . . . u u u u u • • 0 6-7 f C y c I e Co n tro I ...,," u u " " " " u • • u • • u c 0 " 0 • • • " u u 6-7

§! Defer eyc!e Logic. , .. , , u • • , , u • • • , 0 _ , " u u • • • • • u u 6-8 h In-Out Halt Control" , .. u u . " u.~ u u . u " . , , ' • • u . o . u u , u . " , 6-9 Break Counter u • • , • • , ~~ , • • _ _ , ~ , 0 , " " " • • • " u " • • , " 6-11 1 Sequence-Break Mode Control .",. > , " " 0 " " , " u • " u • " 6-12 k High-Speed Channel Cycle Conttol v " " " " u" • u • • • • • , 0 6--12 Instruction Control ... , .. u • • " , u " _ • • • • u _ u " V U " " " " " , . . . v " 6-13

a Instruction Register" . " . , . . . " " " _ " . " " . " u .. " _ • • " • • • •

b Instruction Decoder ",,:,' u , , " , " , " v " , • • • , • • v u " " "

6-,14

c Memory Buffer Decoder

6-14

d Misce! !aneous Order Levels ... " u . , • " .' '. u • • • • u , u 6-15 Program Control ,,,.,.,, 0 " . " " " , , • • • _ • • • • • • , " , • • • • • • u , ~ 6-16 a Program Counter, PC ... " , u _ • • " , " • • • _ , • • , " , " u " " J , 6- 16

I n ~I I - 1-7

D r-rogram ilag Log!C " , " u • • , • • , • • • • • • • • " , , , .. " u • " , , 6-l c Program Count Logic." v v 0 " • • • ' _ , • • • " u • • _ • • " " v • • u u " 6-18 d Program Transfer Logic .. _ . , _ .. , . " _ ... " _ " . " u , " v u " 6-21 Sh i ft Ro ta te Log i c .. _ . " . " .. v . _ , • • • " " " • • " v " _ " 0 " co , • • • . -' " _ _ •

a Sh i ft/Rota te Pu I ses "" .... " ... _ v v -' u " " " " " " • • _ J

6-22 6-22 b Shift/Rotate Control Levels .. " <, " " v , " " u • • • • u o . " " " , 6~22 Memory Address Transfer Logic" " , . " . _" ''''''''''''''''''.'''. J " 0 .-

Memory Buffer Transfer Logic c , • • • . v _ U • • " " " . ) • _ " " " v " • • " " "

Standard Sequence Break System

C" _ __ _ _ _ n ___ I C " . 'T" ~,...

.)equence oreaK .)ysrem ! ype LU . " " , _ •• ' .• _ " • " • " • -' , ••• " • " u "

6-23

6-24

6-26 6-27 a Break System Priority C~cin_. ~ .. " u . 0 • • " " " • • , • • 0 . - ' . . . 6-28 b Break System Contro! v u _ • • • v " J J , " " " , " J . ' • • , " " 6-31

(9)

Paragraph 6-10

6-11

7-1 7-2

7-3

7-4

7-5

High Speed Channe I Contro I Type 19 0 • • 0 • • • • • • " . . . .

a Request and Transfer Logic o. Q • • • • • 0 • • " • • • • • • • • • • • • •

b High-Speed Channel Mixers .. 0 0 • • • • • • • • • • • • • • • • • • • •

Data Channel Type 123.0.0 ••• 00000 ••••••••••••••••••••••

a Equipment Layout ...••• 0 0 .. " • • 0 • • • 0 0 • • • • • • • • • • • • • • 0 .

6-34 6-34 6-35 6-37 6-37 b Logical Organization and Timing .. 0 • • • • • • • • • • • • • • • • 0 6-38 c Da ta C ha nne I Log i c . 0 0 0 0 0 0 0 6-42

CHAPTER 7 ARITHMETIC UNIT

Genera I .. " . G • • 0 lit 0 • • ~ 0 0' 0 Q G iii Q 0 (j 0 10) 0 a Wi G " " 0 III Q III 0 e 0 ,go 0 G 0 fill I) 0 • • Accumu la tor ...•.• 0 • • • • • e 0 Q G 0 Q 0 ~ g • • • Q • • • • • iii -Go D " " eo Ii ,

7-1 7-1 a Transfer Gates ...•... 0 7-2 b Shift/Rotate Gates ... " ... "" ...•...•. 0 7-4 cLog i c Go tes . Q • • " 0 • • 0 0 Q 0 Col iI 8' ;0 Q " 0 0; • • • 0 • • • • • 0 0 iii 0 7-5 d Arithmetic Gates... 7-6 e Addition Algorithm ...•... "... 7-8 In - Ou t Re g is ter . . . . • . . . • 0 0 " " .. • " .. 7-11

a Transfer Gates .... Q " " 0 " • • " . . . " .. 7-12 b Shift/Rotate Gates .... " .. " ... " .•...•... ;0 7-12 Arithmetic Unit Control ... "." ... " ... , ... " ... .

a Accumulator Decoders o. 0 . . . " , " " . . . " • • •

b Accumulator Transfer Logic . 0 • • " 0 . . . " • • • • • • • • • • • 0 0 • •

7-13 7-13 7-13 c Ar i thm e tic Log i coo . 0 0 0 0 " 0 0 7 - 15 d Overflow Logic ... " .0" " " " • • • • • • • • • • " • " • • • • • • 7-17 e In-Out Register Transfer Logic " ... 0 " • • • 0 7-18 Automatic Multiply/Division Logk o • • • 0 • • • • ~ • • 0 • • • • • • • • • • •

a Mu I tiply Sequence ....•. ".,," 0 • • • • • • • • • • • • • • • • 0 • • • 0

7-19 7-21 b Multiplication Algorithm." .... "." ...•.. "... 7-23 c Divide Sequence .•.... 0 . 0 . 0 . " • • • u • • • • 0 • • • • • • • 0 • • . 0 7-24 d Division Algorithm .... 0 0 0 0 • • • • • • • Q Q • • • • • • 0 • • • 0 7-29

V!

(10)

-,Paragraph

8-1

8-2

8-3

8~4

8-5

9-1

9-2 9-3

9-4

CHAPTER 8 MEMORY

Genera I c c • • 0 • • • 0 • • 0 0 • • 0 • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •

Memo ry Add ress i ng .. 0" • • 0 0 0 0 0 • • 0 • • • • • • • • • • • • • • • • 0 • • • • •

a Memory Address Register

8-1

871

..

'

8-1

b Memory Addresses," . 0 8-2

Memory Buffer Register

Memory .Module Logic ~ 0 e C 0 e II ~ eo eo • • • • " • 0 . ' . e', It ; It, '0

a

b c d e f

,Core,.Bank . c o • • • 0 • • • • • • • • • • • • • • • • • • ~ ~ . : . ' . ' . 0 • • • • • •

X ond Y,Selection . 0 • • • • • • • • • • -• • • • o • • 0 • • • • • • • • • • •

Memory Timing Functions ... ' ... . Read and \'Vrite Drivers .. 0 " " . . . " • • It • • • • • • 6 . . . . v 0 ..

Read Sensing .. 0 • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •

VVrite Inhibit Driving o 0, 0 0 0 ID II 0 0 II .. eo • • . ' . .. • eo • e o . • e •

Memory Extension Control Type 15 ... 0 • • • • 0 0 • • • • • • • • • • • • • •

8-3 8-4

'S~7

~. 877 8-7

8-9

8-11 8-11 8-12 8-13 a Address and Data Transfer Control

.0...

8-14

b Address Extension ...•..•... 0 • • • 0 0 8 .. 14

c Moduie Transfer Logic 8-15

d Module Selection 8-17

e Modifications for Further Expansion ... 0 8-18

CHAPTER 9 INPUT-OUTPUT SYSTEM

Genera I .. 0 " • • , • • • • • • • 0 c e o • • • • • • • • • • • • • • • • • • • • • • • • • • • •

In-Out Transfer Control 0 • • • • • • • 0 • • • • • • • • • • • • • • • • • • • • 0 • • •

In-Out Input Mixer

Photoele~tric Tape Reader Control ... . a

b

Reader Buffer Control Logic

o o o o C ) o e c e O G • • o • • • • • • · e • • • • • • • • • o • • •

O • • $ • • " . . , o a . . . • • • • • o • • • • e • • • •

9-1

9-1

9-4

9-5 9-5 9-6

(11)

Paragraph 9-5 9-6

9-7

10-1 10-2

10-3

Paper Tape Punch Control ... . 9-9 9-10 Typewriter Control ... .

a Output Sequence ... 9-i 2 b Input Sequence ...•... 9-14 Optional In-Out Transfer Control ... . 9-14

General

CHAPTER 10 CIRCU

IT

DESCRI PT ION

iO-1

Inverters 10-1

10-3

-

a -b

-

c d

-

e

-

f

~ Diodes

-a

-

b

-

c

-

d -e

-

f

~

-h -I

1

Inverter 1103 .•...

Inverter 1103R ... 10-3 Inverter 1104

Inverter 1105 Inverter 4105

Inverter 4106 ... . Inverter 4 106R ... .

Diode 1110 Diode 1111 Diode 4110 Diode 4111 Diode 4112

10-3 10-3 10-3 10-3 10-3 10-3 10-4 10-4 10-5 10-5 10-5 Diode 4112R ... 10-6 Diode 4113 ... 10-6 Diode 4113R ... 10-7 Binary-to-Octal Decoder 1150 ... . . . 10-7 Binary-to-Octal Decoder 1151 ... 10-8

viii

(12)

Paragraph 10-4

iO .... 5

10-6

10-7

Capacitor-Diode Gates " v 0 v <, 0 0 0 0 " 0 ' 0 0 c ' . ~." • • • '" • • • " • • • • • e 0 0

a Positive Capacito:-Diode Gate 4126 "" ... . b Negative Capac!tor-Diode Gate 4127 v • • • • o c

.0 ...•..

10-9 10-9 10-11 c Negative Capacitor-Diode Gate 4127R ...

0...

10-12 d Positive CapacHor-Diode Gate 4128 . 0 0 • • 0 . 0 • • • • • • 0 0

e Negative Capacitor-Diode Gate 412900 •• 0 . . . " 0

-'. Fi

F II P - 0 ps ' 0 v ~ _ v " 0 _ 0 , " v , " 0 v • c u . " • • • " 0 • • • • • • • • • • u • • • • •

a F Ii p-F I op 120 i v <, C 0 " " u 0 " U C U 0 " " 0 c • • • • • • • 0 • • • • • • •

b F Ii p-F! op ~ 204 . 0 , J ~ " " " " 0 0 " 0 • • • • • • • • • • 0 0 • • • • • 0 • •

c Flip-Flop 1209, v" 0 ~"" J ; ; " 0 0 " " " _ • • " . 0 0 . 0 • • • " " " • • • • "

d Flip-Flop i213 C " " J _ " , " , , ' 0 _ 0 • • • • "

v. c.

0 0 • • 0 • • • • 0 • • 0 0

f F I! p-F lop 4209 c , _ " 0 c " > v 0 0 0 , • • " • • • • • • • • • 0 0 • • • • •

.§! Flip-Flop 4213 __ " . c ~ W " " . 0 . " " " 0 v . 0 • • • 0 • • • • • • • 0 • • 0

h F! ! p-F I op 4214 ' _ v " ~ " " J 0 " 0 0 . . . .

Four-Bit Counter 4215", v "0'" 0 u 0 " • • • • • • • 0 • • • 0 • • • • •

Am pi i fi e rs c _ w , " , c " c u " _ " • • " " ., U 0 0 v , • • , • • 0 • • • • • 0 • • • • Q • •

a Pulse Amplifier 1607 o . _ " , " " " " . v • • u • • 0 • • ' . 0 . " 0 . 0 • • • 0

10-12 10-12 10-13 10-13 10-17 10-18 10-19 ,,, ",

IU-LI

10-21 10-21 10-21 10-22 10-24 10-24 b Pu I se Am p I i fi e r 4603 v _ c , " , u 0 0 " > 0 0 0 > , • " • • • • • • • " 1 0-25 c Pu Ise Amp! ifie~ 4604 J , _ 0 _ 0 , " J 0 " J " " • • • • J -' 0 • • • • • , 10-27 d Bus Driyer 1684 ", , J J J J ~ 0 J " U • • • • • J " • • • • -' 0 " ' • • • • • • • • •

e Bus Drive,· 1685 " _ 0 0 0 J 0 J " " J ,; -' , " -' v • • • " 0 0 0 0 • • • > •

f Bu s Dr i ve r 1 690 _" -' J J 0 -' " " " J " " u 0 u "

.§! Indicator Driver 1669.0 ... 0 0 0 • • • • • 0 • • • • • • • • • 0 • • •

h Solenoid Driver 4680."" J u, 0 C " ' ; J " G • • • • • • • 0 • • • • • • 0 .

Solenoid D"!ver 4681 J -' v -' J 0 • • v • • • • 0 " . . . " • • 0 0 • • •

Memory E! eme!l ~s, . < • , , ., • u -' " , J J J " 0 " • • • • • • • • • • 0 • • • • • •

a Sense Amplif~er 1540" 0 0 " ~ v U , 0 ~ 0 • • 0 . ' . ' . Q J ' . Q 0 • • • Q .

b Read/Wr!te SW!tc~ 1972 J" J 0 0 " . ' v"" • • " 0 ' 0 • • • • ' • • 0 • •

c Memory D~~ver 1973 0 ~ e c • " " , > , 0 " e , 0 " , 0 0 • • • ; • • ;, " ,

d Resistor Boa!"d 1976 , " .... " 0 , " ~ • • ~ -' 0 • • ~ • • • • • • • •

e Resistor Board 1978 0 " • • • • • e , C O " • • • • • • • • 0 • • • • • • • • • •

10-28a 10-28b 10-28c 10-28d 10-28d 10-28d 10-29 10-29 10-31 10-32 10-34 10-34 f !nhibi+ Ddvei 1982 " ...

0...

10-34

(13)

Paragraph 10-8

10-9

10-10 10-11

11-1

11-2 11-3

Delay Circuits ... ~ .... ~ ... 0 9 • • O

a De lay 1304 ... ~ ... ~ ... .

b De lay 1310 ... e .. .. • .. • .. i 0-39 c Delay 1311

d Delay 4301

Pu I 5 e C ire u i ts ••••••.• fir _ .. • 0 IilI e e • 0 IilI fit " G Iii' iO/ e :;, '3 " i) ~

'10-40 10-.43 a Pulse Generator 1410 .•..• 8 0 . . . o • • • • • g e • • e g e o . 10=·43 b Clock 4401 •••••••.•• eo • • • ,. ,. 8' e • • • 0 0 0 0 Q • • IilI . . . . Ii Q & lOlrZll45 c Pu Ise Generator 4410 ... " ... ~ 10-46 Swi tch Fi Iter 1703 ... .

Power Suppl ies and Controls ... ..

10-47 1 0~-48

a Power Supply 728 • • .. • • • .. . .. .. .. • .. • . . .. • .. .. . . .. . . . .. . . .. . 10-48 b Power Supply 729 . . . • • . . .. • • . . • .. .. .. • . . .. . .. • .. . .. . . . . 10-·49 c Power Suppl y 742 . • . . .. . . .. . .. . . .. . .. .. . . . .. . • .. . . • .. .. .. . .. .. • 1 0~'49

d Variable Power Supply 734.. .. .. . •• . ... . .. .... . .. .. .. .... ... .. iO~50

e Power Supply 735 ...

0...

10~.50

f Power Supply Control 1701 ... 0 0 • • 0 0 . . . H '10-52

!l.

Power Control 812 ... .10-5·4 h Power Control 813 ...•.•... ",... 10--56

Power Control 810 ...• " ....•..•...••.•. " • • . . • 1 O~57

CHAPTER 11 MAINTENANCE

Special Tools and Test Equipment ... O Q e 0 0 • • • • • • • • • • • • • •

a Pigtail Plug-In Extender ... 0 q . . . ce • • • 0 11 -'I b 60-Cyc I e Bu tton Pusher ....• 0 • • • • • • • , 0 . . . . , 0 : 0 0 e < e , ~ J~. 2 Equipment Layout and Wiring •..• 0 • • • • • • • • • • 0 • • • • • • • • • • • • •

Adjustment and Cal ibration ... 0 • • • • • ~ • • • • • • • • • • 0

11··2

" 1 ~3

a Adjustable Delays .•.••...• J • • e • • • • • • • • • • • ' c c & ' < e o 1 ,·4

x

(14)

Paragraph

11-4

11-5

11-6 -11-7

11-8

11-9

b c

Power Suppl ies Sense Amplifiers

11-4 11-6 d TapeReaderAtnplifiers . . . 11-8 e Tape Reader tvJ,echanical Adjustments ...•... i i-9 Recommended Spare Parts ...•... ~ ....•..•.

a Modu'l eO' Spares ...•... 0 • • • • •

b In-Out Device Spare Parts c Circuit Component Spares

d Mechanical Spares .. o • • • • • • • • • • • • • • • • • • • • • • • o • • •

Preventive Maintenance' ...•... 0 • • • • 0

a Every Day (Operatoris tv1aintenance)

b Every Week {in Multiple-Shift Operation, Every

80 Hou rs} ... 0 • • 0 • • • • • • • • • • • • • • • • • • 0 • • , . ' • • • • • • • • • •

c Every Month {in Multiple-Shift Operation,Ever!

160 Hours} ....•...• 0 • • • • • • • 0 • • • • • • • • • •

Operator's Maintenance

Maindec Programs ... 0 ' • • • • • • • • • • • • • • • • • • • • •

a Maindec Program Guides ... 0 • • • • • ~'. 0 • • • • • •

'. b Use of Marginal Check ...•.•....••.•...

c Log Entries ... 0 • • • • • • • • • • • • • • • • • • • • • • • • • •

Tro'ubleshooting 0 • • • • • • • • • • • 0 0 • • • • • • • • • • • • • • • • • • • • • • • • • 0

a Initial Investigation ...•... 0 • • • • • • • •

b Preliminary Check ... 0 • • • • • • 0 • • • • • • 0 • • • • • •

c Console Troubleshooting ... 0 • • • 0 • • • • • • • • • • •

d Logic'Troubleshooting ... '. 0 • • • • • • • • • • 0 0 0

e Testing After-Repairs ..•... 0 • • • • • • • • • •

f Maintenance Logs .... 0 • • • • • • • • • 0 • • • • • • • • • • • • • • • •

Module Repair ... 0 • • • • . 0 0 • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •

a

b

c

Removal and Replacement Module Troubleshooting

Component Replacement • • 0 . . . 0 • • • 0 • • • ,. • • • • • • . •

1~ 1- 11

11-12 11-13 1-1-15 11-16 11-16

" I.J -L.! ",

11-22

11-23 11-24 11-28 11-28 -1'1-30

11-32

11~35

11-37 11-38 11-39 11-42 11-49 11-49 11-50 11-50 11-52 11-54

(15)

Figure

2-1 2-2 2-3

2-4

2-5

'2-6

2-7 2-8

3-1

3-2 3-3

3-4

3-5

3-6 3-7 3-8

3-9

3-10

3-11

5-1

5-2 5-3 5-4 5-5

5-6

5-7 5-8

LIST OF ILLUSTRATIONS

PDP-l System Configuration Diagram . . . . Standard PDP-l . . . . Central Frame Logic Panels . . . • . . . Plenum Doors, Back View of Central Frame Bays ...•...

Back View of Mounting Panels, Bay 3 . • . . . Inside of Plenum Door, Bay 3

Logic Layout, Central Frame

Plenum Door Layout, Central Frame . . . . PDP-1 Logical Organization . . . . Computer Memory Cycle . . . . PDP-1 Logic Symbols

Transfer Log i c . . . . Flow Chart: Read In

Flow Chart: Cycle Zero Flow Chart: Defer Cycle

Flow Chart: Interruption Cycles . . . . Flow Chart: Cycle One, Logical and Arithmetic Instructions ... . Flow Chart: Cycle One, Data Handling and Program Control Instructions . . . . Flow Chart: Standard Input-Output Operations

Operator Control Panel . . . • . . . Operator Control Panel, Front and Side Views

In-Out and Sequence Break Indicator Panel . . . . Power Control Panel Type 813 . . . . Variable Power Supply Type 734 and Marginal Check Switch

Pane I ... > • • • • • • • • • • • • ~ . • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •

Marginal Check Toggle Switches on Mounting Panel ...•...

Photoelectric Paper Tape Reader (showing access slot for paper tape storage bin) .... e o • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •

Paper Tape Punch, Front View f! II e c • e $ 0 0 ' II 0 e ' " 0 • • 0 e ' " Q . . . . III ,

x ~!

A-2

A-6 A-8 A-10

A-12 A-14

A-16 A-20 A-24 A-26

A-28

A-30 A-32

A-42

A-46 A-50 A-54

A-58 A-62

A-66 A-68 A-70

A-72

A-74

A-76 A-78

A-80

Referenzen

ÄHNLICHE DOKUMENTE

LUI IDLE, is asserted (04). LUI IDLE is a negatively asserted level and is equ!valent to the negation of the positively asserted level LUI RUN. The interruption

Operation in this manner is I imited to address and data storage by means of the switch register, core memory data examination, the norma I

The Extended Arithmetic Element is a standard option for the PDP-7 which facilitates high-speed multiplication, division, shifting, and register manipulation. The

In addition to information necessary for proper operation and maintenance, this manua I describes in detail input/output and standard optional equipment used with

When the symbol is subsequently defined, both the defined value and the address of the assigned register are punched on the binary tape.. The assigned register

One way to separate items of data for readability is to provide wide enough fields in the format specifi- cations so that there wi&#34; be some I eading

non-standard device lOTS are assigned as a function of the required hardware interface design.. Any permanent skips deleted in the generation of the old sys- tem

Note that the BOOS does not record the data blocks allocated to a file during write operations in the disk directory until the calling process issues an