EMV Designtipps. Andreas Temmler. Würth Elektronik eisos GmbH & Co. KG

(1)

Andreas Temmler

Würth Elektronik eiSos GmbH & Co. KG

17.01.2020

EMV Designtipps

(2)

Agenda

• Kopplung auf Leiterplatten

• Reduzierung der Kopplung

• Ausführung von Masseflächen

• Masseanbindung bei IC-Gehäusen

• Abblockkondensatoren

• Platzierung von Filterbauteilen

• Layout von Schaltreglern

• Schirmung

•Befilterung LAN-Schnittstelle

(3)

2020 AT | Public | EMV Design Tipps

Kapazitive Kopplung

 Störgröße ist die elektrische Spannung dU/dt (kritische Wellenlänge /10).

 Entstehung durch zwei parallele Leiter, die immer einen Kondensator bilden

 Koppelkapazität ist direkt proportional zur Länge der parallel geführten Leitung

Trennelemente typ. Koppelkapazität

Optokoppler 1 ~ 5pF

Festkörperrelais 5 ~ 10pF

Elektromechanische Relais 10 ~ 100pF

Schaltnetzteile DC/DC-Wandler bis 1000pF

(4)

Induktive Kopplung

 Entstehung durch magnetische Wechselfelder (kritische Wellenlänge /4).

 Gegenkopplungsinduktivität nimmt mit der dritten Potenz der Entfernung der beiden Stromkreise ab.

 magnetische Entkopplung durch parallele Leitungsführung von Hin- und Rückleiter

(5)

Galvanische (Impedanz) Kopplung

 Entstehung durch gemeinsam genutzten Leitungspfad zweier Stromkreise

 Beide Stromkreise haben dadurch eine gemeinsame Impedanz

 Selbstinduktivität der Leitungen ist die Hauptursache für eine galvanische Kopplung.

(6)

Masseanbindung bei IC-Gehäusen

i _GND

Durchkontaktierungen

G N D

Filterkondensator

G N D

i _C i _C

i _GND

schlecht besser

• galvanische Kopplung am GND-Pin:

(7)

Masseanbindung bei IC-Gehäusen

G N D G N D G ND

schlecht besser

• zu viel Induktivität zwischen Pin und Durchkontaktierung

• jeder Massepin mit eigener

Durchkontaktierung

(8)

Massebezug - Masseinseln

(9)

Massebezug - Masseinseln

9

(10)

EMV – Maßnahmen

Maßnahmen

Kopplungsmechanismus

Kapazitiv Induktiv gestrahlt

Reduktion des Abstandes zwischen Leiter und Rückleiter. +

Verlegung der Leiter dicht über einer leitenden Ebene + + +

Vergrößerung des Abstandes zwischen Quelle und Senke +

Vermeidung paralleler Leitungsführung + +

Verwendung kurzer Leitungen + + +

Verwendung von leitendem Schirmmaterial + +

Einsatz von Leitungen mit verdrillten Adern. + + +

Verwendung magnetischer Schirmmaterialien +

Leitende Ebenen

Kurze Leitungen

Verdrillte Adern

(11)

Segmentierung von funktionalen Bereichen

11 Aufsplitten der VCC in mehrere HF entkoppelte Systeme; Sternverdrahtung der VCC 3V3 plane A

Digital

3V3 plane B Analog

1V8 plane Digital

3V3 plane C

Interface

(12)

Segmentierung von funktionalen Bereichen Masseschlitze

Schlitzen der GND-Lage um Teilmassen zu bilden (AGND, DGNG, PGND) 3V3 plane A

3V3 plane B

3V3 plane C

Schlitze nicht bis an den Rand ziehen.

Inselübergreifende

Leiterbahnen nicht über

den Schlitz führen.

(13)

Rückstrom sucht die geringste Impedanz

13 Rückleiter Rückleiter Rückleiter geschlitzt

Hinstrom

DC Rückstrom

Hinstrom

AC Rückstrom

Hinstrom

AC

Rückstrom

(14)

Verteilung der Masse

Störungsanfälliger (links) und störungssicherer (rechts) Aufbau eines Gerätes

(15)

Massebezug - Massezuführung an ICs Anordnung von Stützkondensatoren

Schlecht Besser Sehr gut

15

(16)

Abblockkondensatoren: Zielstellung

 Ladungspuffer für schnelle Laständerungen

 Verringerung der aufgespannten Fläche

schlecht gut besser

GND

Vcc

GND

Vcc

GND

Vcc

(17)

Abblockkondensatoren: schlechte Beispiele

 Energieversorgung aus der Vcc-Lage

 nicht aus dem Kondensator

 große Stromschleife

 Kopplung auf Nachbarpfade

Vcc GND

Vcc GND IO2 IO1

GND Vcc

Vcc

GND

(18)

Abblockkondensatoren: optimale Anbindung

 hochfrequente Signalanteile werden direkt aus dem Kondensator gespeist

 Anbindung des Kondensators so niederimpedant und symmetrisch wie möglich

 Bei flächiger Ausführung von Vcc und Masse wird Energie zusätzlich aus der Fläche entnommen(Plattenkondensator).

 Achtung beim parallelschalten von Kondensatoren!

GND

Vcc

(19)

Massebezug - Durchkontaktierung

19  Parallelschalten von Vias zur Masse-Lage verbessert die Bezugsmasse des Kondensators

Signallage 1

Signallage 2 VCC GND

FR4

C

Durchkontaktierung

FR4

(20)

Anordnung Vias bei Abblockkondensatoren

Welches ist die theoretisch beste Via Anordnung?

(21)

Abblockqualität über Frequenz

Anzahl L / nH ΔL / %

1 1,538 -

2 1,240 -19,4

3 1,176 -23,5

5 1,171 -23,9

Abhängigkeit der Induktivität und der Abblockqualität von der Anzahl der Vias

21 -70 -60 -50 -40 -30 -20

10 20 30 40 50

A / dB

f / MHz

(22)

Massebezogene Filter

 wichtigste Voraussetzung für LC-Filter:

 sehr guter Massebezug des Kondensators

 Herabsetzung der Wirksamkeit des Filters durch zusätzliche Impedanzen

 parasitärer Ursprung innerhalb des Kondensators (Anschlussbeine)

 layoutabhängig (Leiterbahn)

 konstruktiv (Bolzen der Baugruppenbefestigung) L

ω

C ω

e 1

U U _a

L

C

(23)

Massebezogene Filter

 induktive Kopplung zwischen Filtereingang und Masseanschluss des Kondensators

 kapazitive Kopplung – nimmt mit steigender Frequenz zu

 Induktivitätsbelag – zu lange Leiterbahn

 pro 1mm Leiterbahn ~ 1nH

 pro Via 0.5nH

L

C

(24)

Massebezogene Filter

 Einschnürung reduziert Reflexionen (VSWR) im Gigahertzbereich.

 Rechtwinklige Anordnung verringert kapazitive Kopplung.

 Durchkontaktierung und unmittelbare leitende Boardbefestigung ermöglichen niederimpedanten Masseanschluss.

schlecht besser

L

C

Masseverbindung zum Gehäuse

L

C

Durchkontaktierungen

Einschnürung

(25)

Massebezogene Filter

 Filter am Eingang der Leiterplatte so dicht wie möglich am Steckverbinder

 Vermeiden, dass der Störer von außen über das GND plane einkoppelt

 Kein GND unter dem Filter, da dies ein möglicher „Schlupfweg“ sein könnte.

schlecht besser

noise path

(26)

Gleichtakt-Filter

schlecht schlecht besser

 Gleichtaktdrossel so dicht wie möglich zum Steckverbinder

 GND Plane unter der Stromkompensierten Drossel vermeiden

 Kopplungspfade beachten

 VCC-Plane/ Traces sollten auf der Bauteilseite des PCB sein

Kopplungspfad

(27)

Reduzierung der Kopplung auf Leiterplatten

27 schlecht besser

 Höhere Störsignalpegel auf der Spannungsversorgung koppeln auf die Signallage über

 Kapazitive Kopplung

GND Signallage

VCC

FR4 FR4

FR4

VCC FR4

GND Signallage

max. 100µm

(28)

Reduzierung der Kopplung auf Leiterplatten

GND Signallage 2 Signallage 1

VCC

FR4

(29)

Schaltregler

Welche Topologie ist für meine Anwendung die richtige?

Die, die schon einmal Erfolg hatte?

Ist sie wirklich 1:1 gleich, oder weichen doch Werte ab?

Copy & paste kann neue Probleme mit sich bringen.

Welche Schaltfrequenz soll ich nutzen?

Besteht ein Platzproblem, was mich zu einer hohen Schaltfrequenz führt?

Brauche ich wirklich so steile Flanken?

Auch an Ein- und/oder Ausgangsfilter denken.

Welchen IC kann ich nehmen?

Preisabhängig? Was kostet die weitere Beschaltung?

Baugrößenabhängig? Kann ich mit den Nachteilen leben, was kommt noch dazu?

Wirkungsgradabhängig? Brauche ich zur Optimierung mehr Zeitaufwand?

Welche ist die richtige Speicherdrossel?

Runddraht oder Flachdraht?

Welches Kernmaterial passt zu meinem Design?

Nennstrom, Sättigungsstrom, wie sind die Definitionen?

Wie ist mein Lastverhalten? Besser harte oder weiche Sättigung?

integrierter Aufbau

diskreter Aufbau

(30)

Schaltregler

• Datenblattangaben kompletter Schaltreglermodule zur EMV

• Beispiel: AC/DC-Wandler

• Beispiele: DC/DC-Wandler

(31)

Layout von Schaltreglern

C _in C _out

I _in I _out

niederfrequente, schmalbandige, leitungsgeführte Störer

U _out U _in

FET leitet:

• Energie kommt primär aus C _in

• Speicherinduktivität bestimmt di/dt

• Schleife zwischen C _in und FET so klein wie möglich halten (Antenne)!

FET sperrt:

• Speicherinduktivität treibt den Strom und bestimmt dessen di/dt

• Schleife zwischen C _in und C _out so klein wie möglich halten!

hochfrequente, breitbandige,

feldgebundene Störer

(32)

Orientierung von Speicherdrosseln

 Bei allen Drosselserien mit übereinander liegenden Wicklungen ist der Wicklungsanfang mit einem Punkt gekennzeichnet.

 Der Wicklungsanfang sollte immer zum Schaltregler-IC zeigen!

 äußere Wicklungen wirken als Schirmung

WE eiSos

(33)

Orientierung der Leistungsinduktivität (Buck)

(34)

Orientierung der Leistungsinduktivität (Boost)

(35)

PCB-Layout Empfehlungen

schlecht besser

(36)

Layout-Konzept für Quarze

Quarz so nah wie möglich am IC Traces zwischen Quarz, Caps und IC möglichst kurz halten GND-Plane auf IC-GND

Via-Fence auf IC-GND

Keine Vias auf dem Trace

Digital- und Powersignale weit voneinander entfernt

Schleifen vermeiden

Quarzgehäuse

wenn möglich

auf GND legen

(37)

Layout-Konzept für Oszillatoren

37 Digital- und Powersignale weit entfernt RF-Trace so kurz

wie möglich Keine Vias auf dem Trace Via zu GND

Keine GND-Plane unter dem SPXO

Entkopplung

durch 100 nF

und 10 nF

(38)

Schirmung von Kabeln

Strahlt ab E-Feld wird geschirmt

H-Felder heben sich auf

E-Feld wird geschirmt H-Felder strahlen ab

~ ~

WE eiSos

~

(39)

Schirmung von Kabeln

39  Der Kabelschirm sollte rundherum geschlossen sein

 Dazu müssen Innen- wie Außenseite leitfähig sein

 Ansonsten wirkt die Öffnung als lange Schlitzantenne

schlecht besser

>85% optische Deckung !

(40)

Aderaufteilung bei Flachbandkabel

 Bei Flachbandkabeln möglichst abwechselnd Masseleiter

vorsehen

 Bei Flex Leiterplatten ebenfalls Masselage einfügen

 Einseitig klebende Alufolie kann ebenfalls eingesetzt werden

 an GND anbinden

(41)

Schirmung

 Schirmgeflecht nicht öffnen

 keine Schweineschwänze!

(42)

Kabeleingänge

Schirm ganzflächig auflegen

HF Dichtheit gewährleisten (keine Schlitzantennen)

(43)

Segmentierung von funktionalen Bereichen

Separieren von Leistungs- und Steuerkreis

Trennwände / EMV-Schirmung nutzen

(44)

Schirmung

Frequenz (MHz)

Länge (cm)

30 46

50 30

100 15

300 5

500 3

1000 1.5

3000 0.2

• maximale Öffnungsweite für 20dB Schirmdämpfung:

(45)

Schirmung

• Reduktion der Schirmdämpfung abhängig von der Anzahl der Öffnungen:

# Δa

(dB)

2 -3

4 -6

6 -8

8 -9

10 -10

20 -13

30 -15

40 -16

50 -17

100 -20

(46)

Abschirmgehäuse WE-SHC (shielding cabinet)

 SMD-Pads vorsehen (keine Kosten)

 Im Störungsfall Gehäuse nachrüsten

 Welche Standardgehäuse werden bereits in anderen Projekten genutzt? (Kosten senken)

 Möglichkeit zur maßgeschneiderten Lösung

 ShielDIY für Selbstversuche

 Fertigung nach Vorgabe durch WE

(47)

 Bei hohen Frequenzen (> 20 KHz)

 Strom fließt über die Oberfläche des Leiters: Die Impedanz nimmt zu

 Die Wirkung der parasitären Induktivität ist höher

 Verbindungen müssen

 so kurz wie möglich sein

 eine maximale Oberfläche aufweisen

 niederimpedant für HF-Signale sein

HF fähige, niederinduktive Verbindungen

(48)

HF-Dichtungen

(49)

Schirmung

• Schirmung von Displays mit feinem Metallgitter:

leitendes Gehäuse oder Massefläche

leitende Dichtung

(50)

Schirmung (WE-LT)

• Anwendungsbeispiele für Gehäuseschirmung:

(51)

Ethernet EMI Lösung

(52)

Ethernet EMI Lösung WE-RJ45 HPLE

(53)

Befilterung LAN-Schnittstelle (RJ45)

-90 -80 -70 -60 -50 -40 -30 -20 -10 0

1 10 100 1000

CMRR in dB

Frequenz in MHz

Standard HPLE

(54)

Befilterung LAN-Schnittstelle (RJ45)

(55)

CE = Communauté Européenne

55

(56)

“ Problem mit diesen sicherheitsparanoiden Langnasen gelöst, Chef!”

angnasen gelöst, Chef!”

Wie die Fachzeitschrift Elektrofachkraft in ihrer März 2009 -Ausgabe berichtet, werden dazu einfach das C und das E des CE-Zeichens etwas näher

EMV Designtipps. Andreas Temmler. Würth Elektronik eisos GmbH & Co. KG

Andreas Temmler

Würth Elektronik eiSos GmbH & Co. KG

17.01.2020

EMV Designtipps

Agenda

• Kopplung auf Leiterplatten

• Reduzierung der Kopplung

• Ausführung von Masseflächen

• Masseanbindung bei IC-Gehäusen

• Abblockkondensatoren

• Platzierung von Filterbauteilen

• Layout von Schaltreglern

• Schirmung

•Befilterung LAN-Schnittstelle

Kapazitive Kopplung

 Störgröße ist die elektrische Spannung dU/dt (kritische Wellenlänge /10).

 Entstehung durch zwei parallele Leiter, die immer einen Kondensator bilden

 Koppelkapazität ist direkt proportional zur Länge der parallel geführten Leitung

Trennelemente typ. Koppelkapazität

Optokoppler 1 ~ 5pF

Festkörperrelais 5 ~ 10pF

Elektromechanische Relais 10 ~ 100pF

Schaltnetzteile DC/DC-Wandler bis 1000pF

Induktive Kopplung

 Entstehung durch magnetische Wechselfelder (kritische Wellenlänge /4).

 Gegenkopplungsinduktivität nimmt mit der dritten Potenz der Entfernung der beiden Stromkreise ab.

 magnetische Entkopplung durch parallele Leitungsführung von Hin- und Rückleiter

Galvanische (Impedanz) Kopplung

 Entstehung durch gemeinsam genutzten Leitungspfad zweier Stromkreise

 Beide Stromkreise haben dadurch eine gemeinsame Impedanz

 Selbstinduktivität der Leitungen ist die Hauptursache für eine galvanische Kopplung.

Masseanbindung bei IC-Gehäusen

i GND

Durchkontaktierungen

G N D

Filterkondensator

G N D

i C i C

i GND

schlecht besser

• galvanische Kopplung am GND-Pin:

Masseanbindung bei IC-Gehäusen

G N D G N D G ND

G N D G N D G ND

schlecht besser

• zu viel Induktivität zwischen Pin und Durchkontaktierung

• jeder Massepin mit eigener

Durchkontaktierung

Massebezug - Masseinseln

Massebezug - Masseinseln

9

EMV – Maßnahmen

Maßnahmen

Kopplungsmechanismus

Kapazitiv Induktiv gestrahlt

Reduktion des Abstandes zwischen Leiter und Rückleiter. +

Verlegung der Leiter dicht über einer leitenden Ebene + + +

Vergrößerung des Abstandes zwischen Quelle und Senke +

Vermeidung paralleler Leitungsführung + +

Verwendung kurzer Leitungen + + +

Verwendung von leitendem Schirmmaterial + +

Einsatz von Leitungen mit verdrillten Adern. + + +

Verwendung magnetischer Schirmmaterialien +

Leitende Ebenen

Kurze Leitungen

Verdrillte Adern

Segmentierung von funktionalen Bereichen

11

Aufsplitten der VCC in mehrere HF entkoppelte Systeme; Sternverdrahtung der VCC 3V3 plane A

Digital

3V3 plane B Analog

1V8 plane Digital

3V3 plane C

Interface

Segmentierung von funktionalen Bereichen Masseschlitze

Schlitzen der GND-Lage um Teilmassen zu bilden (AGND, DGNG, PGND) 3V3 plane A

3V3 plane B

3V3 plane C

Schlitze nicht bis an den Rand ziehen.

i _GND

i _C i _C

i _GND